MAx

本文介绍一种利用 EDA技术和VHDL 语言 ,在MAx+PLUSⅡ环境下,设计了一种新型的智能密码锁。它体积小、功耗低、价格便宜、安全可靠,维护和升级都十分方便,具有较好的应用前景

本文介绍一种利用 EDA技术和VHDL 语言 ,在MAx+PLUSⅡ环境下,设计了一种新型的智能密码锁。它体积小、功耗低、价格便宜、安全可靠,维护和升级都十分方便,具有较好的应用前景

标签： VHDL PLUS EDA MAx

上传时间： 2016-07-20

上传用户：咔乐坞
输入十个整形数字求出最大值（如果输入超过10个数输出的MAx为前十位的最大值）

输入十个整形数字求出最大值（如果输入超过10个数输出的MAx为前十位的最大值）

标签： MAx 输入数字输出

上传时间： 2014-07-27

上传用户：ainimao
MAx plus2设计的电子钟计算机iaji时间爱上佳洁士i好ikskas萨

MAx plus2设计的电子钟计算机iaji时间爱上佳洁士i好ikskas萨

标签： ikskas plus2 iaji MAx

上传时间： 2016-07-28

上传用户：luopoguixiong
这是一个在MAx II CPLD利用FT245BM 模块实现USB传输的读写程序

这是一个在MAx II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言

标签： CPLD MAx 245 USB

上传时间： 2014-01-01

上传用户：lingzhichao
MAx—PLUSII快速入门

MAx—PLUSII快速入门，适合初学着。

标签： PLUSII MAx 快速入门

上传时间： 2013-11-26

上传用户：电子世界
这是一个利用MAx PULL 制作的VHDL的全加器的程序如果有需要仿真图的请叫站长联系我

这是一个利用MAx PULL 制作的VHDL的全加器的程序如果有需要仿真图的请叫站长联系我

标签： PULL VHDL MAx 全加器

上传时间： 2016-07-30

上传用户：asdkin
这是一个利用MAx PULL 制作的VHDL的四位除法器的程序如果有需要仿真图的请叫站长联系我

这是一个利用MAx PULL 制作的VHDL的四位除法器的程序如果有需要仿真图的请叫站长联系我

标签： PULL VHDL MAx 除法器

上传时间： 2016-07-30

上传用户：1159797854
这是一个利用MAx PULL 制作的VHDL的四位全加器的程序如果有需要仿真图的请叫站长联系我

这是一个利用MAx PULL 制作的VHDL的四位全加器的程序如果有需要仿真图的请叫站长联系我

标签： PULL VHDL MAx 全加器

上传时间： 2014-05-31

上传用户：lht618
这是一个利用MAx PULL 制作的VHDL的减法器的程序如果有需要仿真图的请叫站长联系我

这是一个利用MAx PULL 制作的VHDL的减法器的程序如果有需要仿真图的请叫站长联系我

标签： PULL VHDL MAx 减法器

上传时间： 2014-01-10

上传用户：baitouyu
用MAx+plusⅡ设计实现QPSK解调器。

用MAx+plusⅡ设计实现QPSK解调器。

标签： plus QPSK MAx 设计实现

上传时间： 2013-12-13

上传用户：xfbs821

MAx

本文介绍一种利用 EDA技术和VHDL 语言 ,在MAx+PLUSⅡ环境下,设计了一种新型的智能密码锁。它体积小、功耗低、价格便宜、安全可靠,维护和升级都十分方便,具有较好的应用前景

输入十个整形数字求出最大值（如果输入超过10个数输出的MAx为前十位的最大值）

MAx plus2设计的电子钟计算机iaji时间爱上佳洁士i好ikskas萨

这是一个在MAx II CPLD利用FT245BM 模块实现USB传输的读写程序

MAx—PLUSII快速入门

这是一个利用MAx PULL 制作的VHDL的全加器的程序如果有需要仿真图的请叫站长联系我

这是一个利用MAx PULL 制作的VHDL的四位除法器的程序如果有需要仿真图的请叫站长联系我

这是一个利用MAx PULL 制作的VHDL的四位全加器的程序如果有需要仿真图的请叫站长联系我

这是一个利用MAx PULL 制作的VHDL的减法器的程序如果有需要仿真图的请叫站长联系我

用MAx+plusⅡ设计实现QPSK解调器。