英飞凌科技股份公司近日推出适用于汽车动力总成和底盘应用的全新AUDO MAX系列32位微控制器。AUDO MAX系列可为发动机管理系统满足欧5和欧6排放标准提供支持，使电动汽车的动力总成功能实现电气化。AUDO MAX系列的主要特性包括：高达300MHz的最大时钟频率、SENT和FlexRay™等高速接口以及利用PRO-SIL™特性为先进安全设计提供全面支持。此外，这种全新的微控制器适用于在高达170°C*的温度条件下使用。AUDO MAX系列以TriCore™处理器架构为基础，采用90纳米工艺制造。
标签： Fairchild
上传时间： 2013-05-24
上传用户：CHINA526
嵌入式测控系统和测控装置在工业生产过程控制、仪器仪表及自动化系统、智能楼宇监控等方面得到广泛的应用。由于嵌入式测控系统监控对象的多样性，因此通用性不是很强，传统的设计方法都是从底层的硬件设计开始，再设计专用的软件，导致设计周期长，重复工作多，成本增加。微电子技术和计算机技术的飞速发展，使得微处理器的性能和功能得到极大的提高，为通用型测控平台的构建奠定了基础。 本文提出了一种嵌入式测控平台的设计思路。采用主板和扩展板相结合的模块化设计，使嵌入式测控系统可以在一个标准化平台上进行构建。平台主板选用基于32位ARM7TDMI-S内核的微控制器LPC2292作为核心，加上以太网芯片、CPLD以及其它外围电路，构成了一个维持系统正常运行的最小系统。扩展功能模块包括ZigBee无线通信、USB、A/D、D/A、液晶触摸屏等模块，通过层叠式结构与主板连接。测控开发平台在功能、电路、结构上实现了可裁剪、可扩展，能满足大多数嵌入式测控系统的需求。 在实现嵌入式测控开发平台硬件设计的基础上，嵌入式测控平台引入了Nucleus Plus实时操作系统来完成系统资源的管理和任务的调度。文中提出了启动代码模版的概念，简化了移植操作系统的工作，提高了效率。 基于ARM的嵌入式测控开发平台为开发各种智能化、小型化现代测控系统提供了可重用、高性能、图形化、网络化软硬件基础平台和高效的开发模式。从而，大大缩短了软、硬件开发的周期，具有十分重要的意义。 作为在测控开发平台的基础上构建测控系统的实例，研制了气门弹簧负荷计算机自动分选系统的现场级控制器。
上传时间： 2013-06-16
上传用户：kkchan200
在电力现代化建设中，提高发电机发电效率是其中重要的一环，氢气作为导热性冷却介质广泛的应用于发电设备，作为冷却剂，它可以有效地提高其发电效率，但它又是一种易燃易爆气体，所以使氢气参数处于正常范围，保证发电机高效、安全正常工作就变得至关重要，因此对氢气参数进行实时监测有着重要的意义。 本论文研究和开发了基于ARM和CPLD的氢气参数监测系统，首先简要的分析了氢冷发电机系统对氢气参数进行监测的必要性以及当前电力系统氢气参数监控系统的发展情况。然后提出了一种利用无线通信手机短消息业务SMS、工控总线Modbus通信协议和RR485总线、SD卡海量存储等技术实现发电机系统多氢气参数的现场实时监测系统的设计方案。该方案以功能强大的ARM处理器作为系统的核心。采用高精度的16位AD转换芯片，并使用两种滤波算法的结合对信号进行数字滤波，满足系统对氢气参数采集精度的要求。同时系统结合CPLD技术，用于解决系统内微控器I/O口不足以及SD卡驱动的问题，本论文采用一片CPLD扩展I/O口，每一个扩展的I/O口都分配固定的地址，ARM微控器可以通过外部总线控制扩展I/O口的输出电平。SD卡(Secure Digital Memory Card)中文翻译为安全数码卡，是一种基于半导体快闪记忆器的新一代记忆设备，具有低成本，大容量的特点，系统的历史数据存储使用了SD卡作为存储介质，系统并没有直接使用ARM处理器读写SD卡，而是使用了拥有1270个逻辑单元的MAXⅡ1270 CPLD来驱动SD卡，在CPLD中使用VHDL语言设计了SD卡的总线协议，外部总线接口，SRAM的读写时序等，这样既可以提高微处理器SD卡的读写速度，增强微处理器程序的移植性，又可以简化微处理器读写SD卡的步骤并减少微处理器的负担。 本论文的无线数据传输采用GSM无线通信技术的SMS业务远传现场数据，设计了GSM模块的软件硬件，实现了报警等数据的无线传输，系统的有线传输采用了基于Modbus通信协议的RS485总线通信方式，采用这两种通信方式使系统的通信更加灵活、可靠。本论文最后分析了系统的不足并且提出了具体的改进方向。
上传时间： 2013-05-26
上传用户：emouse
随着计算机技术的飞速发展，嵌入式系统将在人们的生产生活中发挥越来越重要的作用。一方面，ARM技术已经在当今的嵌入式微处理器领域中占据了领先地位，另一方面，结构清晰、源码开放的Linux已经发展成为一款非常具有活力的操作系统。近年来，基于ARM和Linux的嵌入式技术已经成为当前嵌入式领域研究的一个亮点。便携式微型热敏打印机虽然已经广泛应用在票据打印领域，但是其优秀的图形打印能力仍然具有很大的应用潜力可以发掘。在工业生产中，某些参数，比如环境的温度、湿度等，需要被严格掌控。将这些参数映射到坐标系中并使用便携式热敏打印机打印出来，能够让技术人员更加方便直观地观察到参数变化情况。 本次设计的目的是建立一个基于ARM核心处理器和嵌入式Linux操作系统的嵌入式开发平台，为嵌入式系统开发提供一个方便功能扩展的软硬件环境。在此基础上，此次设计还以VMP01 PLUS便携式热敏打印机为对象，利用嵌入式系统的丰富资源，使用串行接口连接该型号打印机，并辅助软件设计扩展了坐标图形打印的功能。软件设计部分包括了Linux下VMP01 PLUS热敏打印机的驱动程序设计和实现坐标图形打印功能的应用程序设计。驱动程序和应用程序都能够移植到开发平台上正确地运行，打印效果理想。
上传时间： 2013-04-24
上传用户：xc216
音频管理组件(Audio Management Unit，AMU)是先进客舱娱乐与服务系统(Advanced Cabin Entertainment Service System，ACESS)的组成部分，应用于飞机上音频资源的管理与控制。飞机运营对航空机载电子系统准确性、复杂性和安全性的高要求，使得其维修维护工作极大地依赖于自动测试设备(Automatic Testing Equipment，ATE)。本课题来源于实际工程项目， FPGA技术具备多种优点，将其与民航测试设备结合研制一个用于检测AMU故障的自动测试系统，该系统将对AMU自动完成部件维修手册(Comvonent Maintenance Manual，CMM)所规定的全部功能、性能方面的综合测试。 本文首先概述音频管理组件、自动测试系统及其在民航领域的应用，并阐述了课题的背景、研究目标和相关技术要求；文章对可编程逻辑器件CPLD/FPGA的结构原理、硬件描述语言VHDL的特点以及MAXL+plusⅡ软件的设计流程进行了说明，重点阐述了基于FPGA的DDS信号发生器以及数据采集卡的设计实现、并着重阐述了ARINC429总线的传输规范，和基于FPGA的ARINC429总线接口的设计与实现。在ARINC429接口设计中采用自顶向下，多层次系统设计的方法，用VHDL语言进行描述。在发送器中利用了FPGA内部的分布式RAM创建异步FIFO，节约了FPGA的内部资源和提高了数据传输速度；在接收器中采用了提高抗干扰性的优化设计。测试结果表明基于FPGA的设计实现ARINC429总线数据通信的要求，使用方便，可靠性好，能够克服HS-3282芯片中的数据格式固定，使用不够灵活方便，价格昂贵的缺点。
上传时间： 2013-08-06
上传用户：gzming
本文以Turbo码译码器的FPGA实现为目标，对Turbo码的迭代译码算法及用硬件语言实现其译码算法进行了深入研究。 本文首先在理论上对Turbo码的编译码原理进行了深入的研究，并用C语言对其MAP译码算法进行了验证仿真，接着就Turbo码MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和测试。随后本文就一些对MAP译码性能起着重要影响的参数也用C程序做了仿真对比。 最后，考虑到硬件实现的简化，MAX-Log-MAP算法成为了本文的硬件实现方案。本文采用了模块化设计，在对各个模块进行设计的基础上提出了一些改进的方案，对Turbo码编码器设计中的同步问题进行了改进，对分块并行Turbo码译码算法的硬件实现进行了研究。在设计中综合运用了“自顶向下”和“自下而上”的设计方去，通过功能模块分割，合理设置系统参数，并通过模块之间的参数传递，使Turbo码编译码器具有较好的灵活性。
上传时间： 2013-04-24
上传用户：wengtianzhu
在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turbo码已经走向了实用化的道路，如何用硬件实现有效的Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构和交织算法。然后重点分析了MAP译码算法，Log-MAP译码算法和：Max-Log-MAP译码算法，并对三种译码算法进行了详细的理论推导和计算复杂度的定量分析比较，对影响Turbo码译码性能的主要因素进行了MATLB仿真分析。 论文在深入分析比较上述三种译码算法的基础之上，选择Max-Log-MAP译码算法进行了Turbo码译码器的FPGA设计实现。主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和基于3GPP标准的Turbo码译码器的内交织的FPGA设计进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim和MATLAB分别对译码器进行了功能时序验证和FPGA定点仿真测试。
上传时间： 2013-07-09
上传用户：caixiaoxu26
1993年，Turbo码的提出，以其接近Shannon极限的优异的性能在编码界引起了轰动，并成为研究的热点。随着研究的不断深入和技术的发展，目前，Turbo码已经应用到很多实际通信系统中。同时，如何实现Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码编译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构。然后分析了MAP译码算法，Log-MAP译码算法和Max-Log-MAP译码算法，接着仔细分析了对系统性能影响的各个参数并逐一进行选择，最后对各个选择的系统进行仿真，对仿真的结果进行比较论证，确定满足系统性能要求的各个参数。 论文在系统仿真分析论证的基础之上，进行了Turbo码编码器的设计实现和硬件测试，选择Max-Log-MAP译码算法进行了Turbo码译码器的FPGA设计实现和硬件测试。最后完成整个通信系统的搭建和调试。主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和译码的时序控制进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim和MATLAB分别对译码器进行了时序功能验证和FPGA定点仿真测试。
上传时间： 2013-05-30
上传用户：www240697738
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方法，权衡硬件实现复杂度与处理时延等因素，优先考虑面积因素，提高元件的重复利用率和降低电路复杂度，来实现Turbo码的Max-log-MAP算法译码。把整个系统分割成不同的功能模块，分别阐述了实现过程。 然后，基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台，与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较，得到该设计的功能验证。 最后，研究了Tuxbo码译码器几项最新技术，如滑动窗译码，归一化处理，停止迭代技术结合流水线电路设计，将改进后的译码器与先前设计的译码器分别在ISE开发环境中针对目标器件xilinx Virtex-Ⅱ500进行电路综合，证实了这些改进技术能有效地提高译码器的吞吐量，减少译码时延和存储器面积从而降低功耗。
上传时间： 2013-04-24
上传用户：haohaoxuexi
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
