MAX-log-map

个人设计的基于VHDL的数字电子日历在MAX+PLUSH软件平台上编译、仿真

个人设计的基于VHDL的数字电子日历在MAX+PLUSH软件平台上编译、仿真，最后将目标文件下载到CPLD中，经在实验装置上连线验证成功

标签： PLUSH VHDL MAX 数字

上传时间： 2013-12-26

上传用户：manking0408
java Labyrinth game；Provides two kinds to produce map s way stochastically: The stochastic distribut

java Labyrinth game；Provides two kinds to produce map s way stochastically: The stochastic distribution point method and the chart depth first traversal the law two kinds.It can searches the shortest way to demonstrate automatically

标签： stochastically stochastic Labyrinth distribut

上传时间： 2016-06-13

上传用户：qilin
在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器

在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器

标签： PLUS VHDL EDA MAX

上传时间： 2016-06-14

上传用户：tzl1975
在MAX+PLUS II环境下用VHDL编写的加法器

在MAX+PLUS II环境下用VHDL编写的加法器

标签： PLUS VHDL MAX 环境

上传时间： 2016-06-14

上传用户：zhangzhenyu
摘　要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS

摘　要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX + PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求.

标签： VHDL PLUS MAX 数字密码锁

上传时间： 2016-06-22

上传用户：AbuGe
AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）

AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）

标签： verilog CH-MAX CPLD 485

上传时间： 2013-12-14

上传用户：zl5712176
拼图---键盘操作: log清晰

拼图---键盘操作: log清晰，花了我一个星期的时间 [Applet]

标签： log 键盘操作

上传时间： 2016-06-26

上传用户：aappkkee
Online Map for Mobile

Online Map for Mobile

标签： Online Mobile Map for

上传时间： 2014-01-05

上传用户：zhenyushaw
y=x+log(x)-2.2 的一种算法

y=x+log(x)-2.2 的一种算法

标签： log 2.2 算法

上传时间： 2016-06-30

上传用户：lifangyuan12
Max+Plus II 简易用户使用入门指南

Max+Plus II 简易用户使用入门指南

标签： Plus Max II 用户

上传时间： 2013-12-25

上传用户：jichenxi0730