本文主要介绍了一种新型的 IC 卡读写终端的设计，IC 卡读写终端是一个单片机嵌入式应用系统。论文从IC 卡的国际标准入手，介绍了实现IC 卡数据存储的控制方法，并以西门子公司的SLE
上传时间： 2013-06-16
上传用户：洛木卓
根据机械电子工程类专业测控实验教学平台数据采集的需要，在综合考虑成本和性能基础上，提出以为主处理芯片的数据采集卡设计方案。 该方案的主要特点是，使用基于ARM7TDMI内核的，工作主频最高可达44MHz；内置高性能的ADC和DAC模块，采样速度最高可达1MSPS，采样精度为12位；模拟信号输入通道最多可达16路，模拟信号输出通道最高可达4路；具有丰富的外设资源可以使用，GPIO口数目最高可达40个。 在设计中采用了模块化思想，将系统分为四个功能模块：主模块的功能是控制ADC进行信号采集和DAC进行模拟信号输出；模拟信号模块的作用是对传感器输入信号和DAC输出波形进行简单的调理；数字信号模块引出32路数字I/O口，可用于需要采集数字量的场合；JTAG模块可进行程序的调试和下载，对于数据采集卡的二次开发有很大的作用。 在本数据采集卡上，尝试进行了μC/OSⅡ操作系统的移植，成功实现了四个任务的管理。在实际应用中，工作数小时仍可保持正常的运行。 为检验数据采集卡的串口通讯能力，利用LabVIEW程序读取下位机串口发送的已采集到的数据，进行波形图绘制。 为检验本数据采集卡的ADC和DAC精度，设计实验利用DAC输出波形，并利用ADC将采集到的波形通过LabVIEW显示，测量结果显示两者电压值误差均在可允许的3LSB（Least Significant Bit）范围内，表明本数据采集卡已基本实现预期设计指标。
上传时间： 2013-04-24
上传用户：bruce
单片机读写usb、sd卡技术参考资料!!! 经典奉送赚分来的
上传时间： 2013-04-24
上传用户：竺羽翎2222
飞思卡尔平板电脑开发板完整电路图，是A8核的ARM作为cpu
上传时间： 2013-07-18
上传用户：ykykpb
随着金融行业的不断发展，IC智能卡正在并已经融入当今信息技术的主流，人们已愈来愈多地开始接受和使用IC智能卡。根据应用环境的不同，传统的IC卡读写机具可以分为两种：座式IC卡读写器和IC卡手持POS机。无线局域网、嵌入式系统和生物鉴别三种技术相结合的IC卡手持POS机是一种很好的方式。因此我们提出了一种基于ARM+DSP协作架构的射频IC卡无线手持POS机设计方案。 本文首先介绍了ARM+DSP嵌入式系统，指纹识别技术和无线数传技术，提出了ARM+DSP协作架构的双处理器连接方案。之后，给出了系统的总体结构图，包括硬件部分和软件部分。 硬件部分为ARM和DSP两个子系统，分别以LPC2210和TMS320VC54025为核心，加上存储器和各种外设。详细说明了两个CPU通过HPI主机方式进行通信、主机系统的主控处理器LPC2210外设的接口电路设计。 软件部分包括嵌入式μ C/OS-Ⅱ移植要点，任务设计，驱动程序设计等。详细说明了在嵌入式μ C/OS-Ⅱ平台中，显示任务，键盘任务和IC卡读写任务设计过程以及它们的驱动程序的代码的编写。 本课题的研究己取得阶段性成果，能够实现一些基本的功能。
上传时间： 2013-06-07
上传用户：黑漆漆
ATmega16读写SD卡程序 cvavr
上传时间： 2013-06-16
上传用户：cknck
本文档描述了MIFARE 串行读卡模块ZLG500A 与主机微处理器之间的串行通信软件的通信协议和命令.ZLG500A 是一个简单的串行读写模块它可以读写MIFARE ,无线智能
上传时间： 2013-04-24
上传用户：liansi
复费率CPU卡电能表ESAM及卡操作指令流程
上传时间： 2013-05-22
上传用户：xiaoxiang
本论文利用FPGA可编程逻辑器件和硬件描述语言Verilog，采用自顶向下的设计方法，开发了一款基于PCI总线的高速数据采集卡。本数据采集系统中，采用PLX公司生产的PLX9080作为PCI总线接口芯片。用4片每片容量为8MB的SDRAM作为数据采集的前端和PCI总线的数据缓冲。用ALTERA公司生产的Cyclone系列FPGA实现PCI接口芯片PLX9080的时序逻辑、对数据采集通道的前端控制以及对SDRAM的读写控制。 在本论文将重点放在了用硬件描述语言Verilog进行FPGA硬件逻辑编程上。本论文按照自顶向下的设计方法，详细论述了PCI接口转化电路模块、SDRAM存储片子读写控制电路模块、FPGA内部寄存器读写控制电路模块以及用于RF端的自动增益控制电路AGC模块的设计。
上传时间： 2013-04-24
上传用户：yhm_all
随着安全通信数据速率的提高,关键数据加密算法的软件实施成为重要的系统瓶颈.基于FPGA的高度优化的可编程的硬件安全性解决方案提供了并行处理能力,并且可以达到所要求的加密处理性能(每秒的SSL或RSA运算次数)基准.网络的迅速发展,对安全性的需要变得越来越重要.然而,尽管网络技术进步很快,安全性问题仍然相对落后.由于FPGA所提供的设计优势,特别是新的高速版本,网络系统设计人员可以在这些网络设备中经济地实现安全性支持.FPGA是实现设计灵活性和功能升级的关键,对于容错、IPSec协议和系统接口问题而言这两点非常重要.而且,FPGA还为网络系统设计人员提供了适应不同安全处理功能以及随着安全技术的发展方便地增加对新技术支持的能力.标准加密/解决以及认证算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被广泛用于全球网络安全系统中.本文介绍了基于PCI总线的加密卡的研制,硬件板卡的结构,着重论述了加密卡上加密模块的实现,即用FPGA实现3DES及IDEA、MD5算法的过程,加密卡的工作原理,加密卡中多种密码算法的配置原理,最后对3DES算法及IDEA、MD5算法的实现进行仿真,并绘制了板卡的原理图,对PCI接口原理进行了阐述.在论文中,首先阐述了数据加密原理.介绍了数据加密的算法和数据加密的技术发展趋势,并重点说明了3DES的算法.由于加密卡的生存空间在于其高速的加密性能与便捷的使用方式,所以,我们的加密卡采用的是基于PCI插槽的结构,遵从的是PCI2.2规范,理解并掌握PCI总线的规范是了解整个系统的重要一环,本文讲述了PCI总线的特点和性能,以及总线的信号.由于遵从高速性的要求,我们在硬件选型的时候,选用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能强,速度也非常快,但目前价格仍然太高,不适合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能适中,价格低廉,产品成熟等特点,是较好的选择.FPGA选用的XILINX公司的XC2V3000,在随后的文章中,我们将会对这些器件特性做相应说明.并由此得出电路原理图的绘制.文章的重点之一在于3DES算法及IDEA、MD5算法的FPGA实现,以Xilinx公司VIRTEXII结构的VXC2V3000为例,阐述用FPGA高速实现3DES算法及IDEA、MD5算法的设计要点及关键部分的设计.
上传时间： 2013-04-24
上传用户：qazwsc
