近年来，随着现代社会对军用和民用设备需求的不断扩大及要求的不断提高，运动目标的识别和跟踪技术已经迅速发展成为现代信息处理领域中一项非常重要的技术，并在许多领域内发挥着不可替代的作用，但是在面向应用的目标跟踪系统却不尽如人意，不能很好的满足应用的要求。 本文简述了传统的基于桌面PC机的目标跟踪系统实现方法。目标跟踪具有两个突出的特点，一是计算数据量大，一是对处理速度要求高。传统上，运动目标跟踪系统的实现是基于桌面PC机，但工业应用的快速发展使传统的目标跟踪系统越来越不能满足应用的需要。 本文提出了一种基于ARM嵌入式平台的目标跟踪解决方案。研究了如何将嵌入式平台和目标跟踪结合起来，并对系统的设计思想和设计方法进行了详述。首先进行了功能分析和总体设计，分析了将嵌入式平台作为目标跟踪解决方案的关键性问题，包括采用ARM嵌入式平台的必要性，系统框架的设计，对于嵌入式处理器和操作系统的选择：然后在总体设计的基础上完成了系统的设计，包括软硬件平台的设计，完成了BootLoader的设计，Linux内核的定制，USB摄像头驱动程序的设计和OpenCV视觉库的建立；最后分析了目标跟踪的过程，利用背景差法实现了运动的检测，提取了行人的特征，利用Mean-Shift算法实现了对运动目标的跟踪。 本文提出的基于嵌入式平台的目标跟踪系统的应用潜力巨大，有待进一步的研究和探索。在论文最后对研究进行了总结和展望，提出了未来的研究方向。
上传时间： 2013-05-27
上传用户：qiao8960
根据机械电子工程类专业测控实验教学平台数据采集的需要，在综合考虑成本和性能基础上，提出以为主处理芯片的数据采集卡设计方案。 该方案的主要特点是，使用基于ARM7TDMI内核的，工作主频最高可达44MHz；内置高性能的ADC和DAC模块，采样速度最高可达1MSPS，采样精度为12位；模拟信号输入通道最多可达16路，模拟信号输出通道最高可达4路；具有丰富的外设资源可以使用，GPIO口数目最高可达40个。 在设计中采用了模块化思想，将系统分为四个功能模块：主模块的功能是控制ADC进行信号采集和DAC进行模拟信号输出；模拟信号模块的作用是对传感器输入信号和DAC输出波形进行简单的调理；数字信号模块引出32路数字I/O口，可用于需要采集数字量的场合；JTAG模块可进行程序的调试和下载，对于数据采集卡的二次开发有很大的作用。 在本数据采集卡上，尝试进行了μC/OSⅡ操作系统的移植，成功实现了四个任务的管理。在实际应用中，工作数小时仍可保持正常的运行。 为检验数据采集卡的串口通讯能力，利用LabVIEW程序读取下位机串口发送的已采集到的数据，进行波形图绘制。 为检验本数据采集卡的ADC和DAC精度，设计实验利用DAC输出波形，并利用ADC将采集到的波形通过LabVIEW显示，测量结果显示两者电压值误差均在可允许的3LSB（Least Significant Bit）范围内，表明本数据采集卡已基本实现预期设计指标。
上传时间： 2013-04-24
上传用户：bruce
生物医学信号是源于一个生物系统的一类信号，像心音、脑电、生物序列和基因以及神经活动等，这些信号通常含有与生物系统生理和结构状态相关的信息，它们对这些系统状态的研究和诊断具有很大的价值。信号拾取、采集和处理的正确与否直接影响到生物医学研究的准确性，如何有效地从强噪声背景中提取有用的生物医学信号是信号处理技术的重要问题。 设计自适应滤波器对带有工频干扰的生物医学信号进行滤波，从而消除工频干扰，获得最佳的滤波效果是本研究要解决的问题。生物医学信号具有信号弱、噪声强、频率范围较低、随机性强等特点。由于心电(electrocardiogram，ECG)信号的确定性、稳定性、规则性都比其他生物信号高，便于准确评估和检测滤波效果，本研究采用ECG信号作为原始的模板信号。 本研究将新的电子芯片技术与现代信号处理技术相结合，从过去单一的软件算法研究，转向软件与硬件结合，从而提高自适应速度和精度，而且可以使系统的开发周期缩短、成本降低、容易升级和变更。 采用现场可编程逻辑器件(Field Programmable Gate Array，FPGA)作为新的ECG快速提取算法的硬件载体，加快信号处理的速度。为了将ECG快速提取算法转换为常用的适合于FPGA芯片的定点数算法，研究中详细分析了定点数的量化效应对自适应噪声消除器的影响，以及对浮点数算法和定点数算法的复合自适应滤波器的各种参数的选择，如步长因子和字长选择。研究中以定点数算法中的步长因子和字长选择，作为FPGA设计的基础，利用串并结合的硬件结构实现自适应滤波器，并得到了预期的效果，准确提取改善后的ECG信号。 研究中，在MATLAB(Matrix Laboratry)软件的环境下模拟，选取带有50Hz工频干扰的不同信噪比的ECG原始信号，在浮点数情况下，原始信号通过采用最小均方LMS(LeastMean Squares)算法的浮点数自适应滤波器后，根据信噪比的改善和收敛速度，确定不同的最佳μ值，并在定点数情况下，在最佳μ值的情况下，原始信号通过采用LMs算法的定点数自适应滤波器后，根据信噪比的改善效果和采用硬件的经济性，确定最佳的定点数。并了解LMS算法中步长因子、定点数字长值对信号信噪比、收敛速度和硬件经济性的影响。从而得出针对含有工频干扰的不同信噪比的原始ECG，应该采用什么样的μ值和什么样的定点数才能对原始ECG的改善和以后的硬件实现取得最佳的效果，并根据所得到的数据和结果，在FPGA上实现自适应滤波器，使自适应滤波器能对带有工频干扰的ECG原始信号有最佳的滤波效果。
上传时间： 2013-04-24
上传用户：gzming
高速数字系统设计下载pdf:High-Speed Digital SystemDesign—A Handbook ofInterconnect Theory and DesignPracticesStephen H. HallGarrett W. HallJames A. McCallA Wiley-Interscience Publication JOHN WILEY & SONS, INC.New York • Chichester • Weinheim • Brisbane • Singapore • TorontoCopyright © 2000 by John Wiley & Sons, Inc.speeddigital systems at the platform level. The book walks the reader through everyrequired concept, from basic transmission line theory to digital timing analysis, high-speedmeasurement techniques, as well as many other topics. In doing so, a unique balancebetween theory and practical applications is achieved that will allow the reader not only tounderstand the nature of the problem, but also provide practical guidance to the solution.The level of theoretical understanding is such that the reader will be equipped to see beyondthe immediate practical application and solve problems not contained within these pages.Much of the information in this book has not been needed in past digital designs but isabsolutely necessary today. Most of the information covered here is not covered in standardcollege curricula, at least not in its focus on digital design, which is arguably one of the mostsignificant industries in electrical engineering.The focus of this book is on the design of robust high-volume, high-speed digital productssuch as computer systems, with particular attention paid to computer busses. However, thetheory presented is applicable to any high-speed digital system. All of the techniquescovered in this book have been applied in industry to actual digital products that have beensuccessfully produced and sold in high volume.Practicing engineers and graduate and undergraduate students who have completed basicelectromagnetic or microwave design classes are equipped to fully comprehend the theorypresented in this book. At a practical level, however, basic circuit theory is all thebackground required to apply the formulas in this book.
上传时间： 2013-10-26
上传用户：缥缈
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2013-10-07
上传用户：comer1123
Video cable driver amplifi er output stages traditionallyrequire a supply voltage of at least 6V in order to providethe required output swing. This requirement is usuallymet with 5V supplies by adding a boost regulator or asmall local negative rail, say via the popular LT®1983-3.Such additional circuitry is unnecessary in typical 1VP-Pvideo connections, such as HD component video, if thecable driver amplifi ers simply offer near rail-to-rail outputcapability when powered from 5V.
上传时间： 2013-11-16
上传用户：yanyangtian
Specifying the right reference and applying it correctly isa more difficult task than one might first surmise, consideringthat references are only 2- or 3-terminal devices.Although the word “accuracy” is most often spoken inreference to references, it is dangerous to use this wordtoo freely because it can mean different things to differentpeople. Even more perplexing is the fact that a referenceclassified as a dog in one application is a panacea inanother. This application note will familiarize the readerwith the various aspects of reference “accuracy” andpresent some tips on extracting maximum performancefrom any reference.
标签： 电压基准
上传时间： 2013-10-15
上传用户：liuwei6419
Abstract: As electronic systems take over many of the mechanical functions in a car—ranging from engine timing to steering andbraking—there is a growing concern about fault tolerance. There should not be a single point of failure that would prevent a car fromat least "limping" off the road or making it to the nearest service station. Redundant systems, watchdog timers, and other controlcircuits are used to reroute signals and perform other functions that ensure that a vehicle can safely make it off the road when afailure occurs.
上传时间： 2013-11-10
上传用户：diets
摘要 本研究计划之目的，在整合应用以ARM为基础的嵌入式多媒体实时操作系统于H.264/MPEG-4多媒体上。由于H.264是一种因应实时系统(RTOS)所设计的可扩展性串流传输(scalability stream media communication)的编码技术。H.264主要架构于细细粒可扩展(Fine Granula Scalability,FGS)的压缩编码机制。细粒度可扩展压缩编码技术是最新MPEG-4串流式传输标准，能依频寛的差异来调整传输的方式。细粒度扩展缩编码技术以编入可选择性的增强层(enhanced layers)于码中，来提高影像传输的质量。本计划主要在于设计一种简单有效的实时阶层可扩展的影像传输系统。在增强层编码及H.264的基本层(base layer)编码上使用渐进的细粒度可扩展编码(Progressive Fine Granularity Scalable,PFGS)能直接使用H.264的格式特色来实现FGS。同时加入了LB-LLF(Layer-Based Least-Laxity-Fir stscheduling algorithm)的排程算法，来增 进网路传输影像的质量。由实验结果显示本系统在串流影像质量PSNR值上确有较佳的效能。
上传时间： 2014-12-26
上传用户：mpquest
Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.
上传时间： 2013-10-22
上传用户：liu999666
