V-BY-ONE应用设计 THCV217-218 thine LVDs
上传时间： 2013-10-20
上传用户：dxxx
基于gm2621的VGA转换接口设计，VGA转LVDs的接口设计
上传时间： 2015-09-16
上传用户：许小华
The Cyclone® III PCI development board provides a hardware platform for developing and prototyping low-power, high-performance, logic-intensive PCI-based designs. The board provides a high-density of the memory to facilitate the design and development of FPGA designs which need huge memory storage, and also includes Low-Voltage Differential Signaling (LVDs) interface of the High-Speed Terasic Connectors (HSTCs) for extra high-speed interface application.
标签： development developing prototypi provides
上传时间： 2017-01-29
上传用户：jjj0202
FPGA芯片与ADI公司的AD9779之间的通信，总共有四个通道，68对LVDs,采样时钟是122.88MHz
上传时间： 2017-05-16
上传用户：英雄
压缩包中为AD9517的C语言单片机控制源代码，已在实际电路调试成功，使用AD9517内部VCO，LVDs和LVPECL输出模式可选。
上传时间： 2014-01-22
上传用户：lunshaomo
LVDs：Low Voltage Differential Signaling，低电压差分信号。 LVDs传输支持速率一般在155Mbps（大约为77MHZ）以上。
标签： 差分信号
上传时间： 2015-03-04
上传用户：初夏浅浅时光
LCD液晶显示的驱动，可以方便的将VGA转LVDs
标签： DS90UR241QVS文档
上传时间： 2015-04-22
上传用户：chenxixi0328
在各种显示技术中，以液晶显示器(LiquidCrystalDisplay)为代表的平板显示器发展最快、应用最广。而在高分辨率的液晶显示器中，为了提高显示画面的质量。人们在每个显示像素上设计了一个非线性的有源薄膜晶体管(TFT―ThinFilmTransistor)来对每一个液晶像素进行独立驱动。因此，这种液晶显示器被称为TFT-LCD。 本文利用苏州友达光电有限公司提供的TFT液晶模块和背光源逆变器，设计并制作了由可编程门阵列(FPGA―FieldProgrammableGateArray)和单片机控制的显示系统。为此，首先深入分析了TFT-LCD的驱动原理，针对苏州友达光电有限公司提供的低压差分信号(LVDs―LowVoltageDifferentialSignaling)接口方式的液晶模块，又进一步分析了LVDs接口信号原理。 在深入分析了液晶显示器驱动原理和LVDs接口特性的基础上，基于FPGA设计了控制显示器行/场同步信号和显示像素信号输出LVDs接口的驱动电路，并采用高性价比的FPGA芯片EP1C3T144和LVDs发送器芯片DS90C387制作和调试了相应的电路。 同时，苏州友达光电有限公司为液晶显示模块的CCFL(ColdCathodeFluorescentLamp)背光源提供一块逆变器。针对该逆变器，本文设计了基于单片机、D/A转换器和三端可调稳压电源模块的输出可调的直流稳压电源来控制逆变器的工作，从而实现了对背光源亮暗的调节。该电源电路能将输出的电压值的大小用数码管实时的显示出来。 经过实际调试运行，本文设计的LVDs接口的TFT液晶显示模块驱动电路，和单片机控制的直流稳压可调电源，能够有效驱动TFT-LCD，并控制其像素的显示。
上传时间： 2022-05-31
上传用户：
ICN6201/02 is a bridge chip which receives MIPI® DSI inputs and sends LVDs outputs. MIPI® DSI supports up to 4 lanes and each lane operates at 1Gbps maximum; the totally maximum input bandwidth is 4Gbps; and the MIPI defined ULPS(ultra-low-power state) is also supported. ICN6201 decodes MIPI® DSI 18bepp RGB666 and 24bpp RGB888 packets.The LVDs output 18 or 24 bits pixel with 25MHz to 154MHz, by VESA or JEIDA format.ICN6201/02 support video resolution up to FHD (1920x1080) and WUXGA (1920x1200).ICN6201 adopts QFN48 package and ICN6202 adopts QFN40 package
标签： icn6202
上传时间： 2022-06-10
上传用户：kingwide
本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例，涵盖Xilinx FPGA在通信领域主流的IP核，阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法；介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识、内部结构、接口时序和配置参数，给出生成实例；介绍LVDs技术规范、源同步实现方案和去偏移技术，讲解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；阐述Xilinx FPGA DDR3控制器IP核的结构组成、模块划分、接口信号和物理约束等。
上传时间： 2022-06-11
上传用户：
