欧几里德算法：辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符
上传时间： 2014-01-10
上传用户：2467478207
系统内部全部采用事件激发方式,所有工作线程都是由事件驱动模式,这样保证系统最大工作和效率在数据处理层和网关数据的传输调度上是采用异步,并行的处理模式,在最大程度上减 少IO操作对工作线程的影响,同时对数据库的采用批处理的模式,最大限度减少对数据库的IO操作。
上传时间： 2013-12-17
上传用户：heart520beat
MST9E19单芯片大、小尺寸液晶电视驱动方案
上传时间： 2014-01-13
上传用户：qazxsw
随着数字集成电路技术的不断发展，数字集成电路的供电电源-电压调节模块（VRM）也有了新的发展趋势：输出功率越来越大、输出电压越来越低、输出电流越来越大。因此，对低输出电压、大输出电流的VRM及其相关技术的研究在最近几年受到广泛的关注。 本文以36V-72V输入、1V/30A输出的VRM为研究对象，对VRM电路拓扑进行分类和比较，筛选出正反激拓扑为主电路，并详细研究了针对正反激拓扑的新型同步整流驱动方案。首先，分析了在软开关环境下，有源筘位正反激电路的详细工作过程；其次，介绍了同步整流技术的概念，对同步整流驱动方案进行了分类，筛选出适用于正反激拓扑的新型同步整流驱动方案，并详细分析了该驱动电路的工作原理；再次，介绍了有源箝位正反激电路主要元件的设计方法，介绍了新型同步整流驱动电路的设计要点，并给出设计实例；最后，对电路仿真，并制作了一台36V-72V输入、1V/30A输出的实验样机，验证了研究结果和设计方案。
上传时间： 2013-06-16
上传用户：songnanhua
DC/DC变换器的并联技术是提高DC/DC变换器功率等级的有效途径，而如何实现并联模块间输出电流的平均分配是实现并联的核心技术.目前的并联均流技术多是在并联模块参数差异不大的情况下实现的，对于并联系统在并联模块参数差异较大的极限情况下的稳态和暂态性能则很少涉及.该文着重对并联系统在参数差异很大的条件下的工作情况进行了研究.首先利用基于状态空间平均法的小信号分析对最大均流法的均流原理进行了分析，并对并联系统的稳定性进行了讨论.之后针对已有的均流方案的局限性提出了一种新的具有限流功能的三环控制均流策略.为了验证所提出的方案的可行性，建立了MATLAB仿真平台，利用模块化仿真的思想进行了系统仿真，初步验证了方案的合理性.最后搭建了实际的DC/DC并联系统试验平台，对采用该方案的并联系统的稳态和暂态性能进行了全面的考察，得到了令人满意的结果，证明了具有限流功能的三环控制均流策略是切实可行的.
上传时间： 2013-04-24
上传用户：lzm033
PDIUSBD12 是一款带有并行总线和局部DMA传输能力的高速USB 接口器件固件设计的目标就是 使PDIUSBD12 在USB 上达到最大的传输速率外围设备例如打印机扫描仪外部的海量存储器和数码 相机都可使用PDIUSBD12 在USB 上传输数据这些设备的CPU 要忙于处理许多设备控制和数据以及图像 处理等任务PDIUSBD12 的固件设计成完全的中断驱动当CPU 处理前台任务时USB 的传输可在后台 进行这就确保了最佳的传输速率和更好的软件结构同时简化了编程和调试 后台ISR 中断服务程序和前台主程序循环之间的数据交换通过事件标志和数据缓冲区来实现例 如PDIUSBD12 的批量输出端点可使用循环的数据缓冲区当PDIUSBD12 从USB 收到一个数据包那 么就对CPU 产生一个中断请求CPU 立即响应中断在ISR中固件将数据包从PDIUSBD12 内部缓冲区 移到循环数据缓冲区并在随后清零PDIUSBD12 的内部缓冲区以使能接收新的数据包CPU 可以继续它当 前的前台任务直到完成例如打印当前页然后返回到主循环检查循环缓冲区内是否有新的数据并开始其 它的前台任务
上传时间： 2016-04-10
上传用户：13160677563
现在韩国最大的协处理器厂商Mtekvison的主打产品MV8650 产品的datasheet，对使用该处理器的厂家开发驱动程序有很多帮助
标签： Mtekvison datasheet 8650 MV
上传时间： 2014-01-03
上传用户：talenthn
基于电感或电荷泵的白光LED+驱动方案比较
上传时间： 2013-05-25
上传用户：eeworm
LED驱动方案(安森美)，看看安森美的高手们怎么设计电路！
上传时间： 2013-06-07
上传用户：xmsmh
上海外滩看到的最大的LED显示屏的内核源代码，主要是完成视频信号的远距离传输的编解码与接口转换
上传时间： 2013-08-28
上传用户：LIKE
