Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越，而且具有很强的抗衰落、抗干扰能力，当交织长度足够长时，其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray)，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点，逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景，分析了Turbo译码算法，并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点，完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述，并在VirtexⅡPro系列FPGA芯片上实现。
上传时间： 2013-04-24
上传用户：shanml
智能电表、水表、煤/燃气表、热量表等大量地出现在人们的生活中，同时这些仪表的抄录工作变得越来越烦琐，工作量大，工作效率低，不仅给用户带来不便，而且会存在漏抄、误抄、估抄的现象。随着电子技术、通信技术和计算机技术的飞速发展，人工抄表已经逐步被自动抄表所代替。 集中器是一个数据集中处理器，是多对象自动抄表系统的通信桥梁，负责对各智能表的数据进行采集、存储和管理，及时有效地向上位机传输数据并执行上位机发送的指令。提高多对象集中器数据处理能力，有效完成上下行通信是多对象自动抄表系统AMRS（Automation Meter Reading System）目前需要解决的关键问题。 本文针对多对象集中器这样一个较复杂的通信与控制系统，提出采用32位的高性能嵌入式微处理器。32位ARM9微处理器处理速度快、硬件性能高、低功耗、低成本，集成了相当多的硬件资源，硬件的扩展和设计大大简化，ARM9（S3C2410）为工业级芯片，抗干扰能力强，能够适应运行现场的较恶劣环境，8/16位微控制器运算能力有限，对于较复杂的通信与控制算法难以顺利完成；硬件平台依赖性强，不利于软件的开发、升级与移植；在缺乏多任务调度机制的情况下，应用软件不仅实现难度大，且可靠性难以保证。 本文首先对多对象远程抄表系统的总体结构进行研究，主要研究了多对象远程抄表系统中集中器的软件和硬件实现，对硬件资源进行了外围扩展，对S3C2410微处理器芯片的外围硬件进行了扩展设计，使之具备了满足使用需求的最小系统硬件资源，包括时钟、复位、电源、外围存储、LCD、RS-485通信模块、CAN通信模块等电路设计。实时时钟为多对象集中器定时抄表提供时间标准；电源电路为多对象集中器系统提供稳定电源；看门狗电路的设计保证多对象集中器系统可靠运行，防止系统死机；数据存储器主要用于存储参数、变量、集中器自身的参数，负责智能表的参数以及智能表用量等。上行通道即多对象集中器与上位机之间的通信线路，采用CAN现场总线进行通信；下行通道即多对象集中器与智能表之间的通信，采用RS-485总线进行通信。软件设计上，主要针对多对象集中器的数据存储功能和串行通讯功能进行程序编写。基于ARM的多对象远程抄表系统集中器可以实现多对象远程抄表，提高了数据处理能力，有效完成了上下行通信，可靠性强，稳定性高，结构简单。
上传时间： 2013-06-07
上传用户：heminhao
近年来，网络音乐，特别是网络电台的风行，受到越来越多的大众追捧。网络音乐以其及时、海量、灵活、个性化、时尚的风格，吸引了越来越多消费者的加入和众多商家的关注。但是，作为网络音乐的终端--流媒体播放器，最直接面向大众的窗口，却显得单一，大部分商家只提供PC上的流媒体播放器。正出于此，本课题把目光投向那些不使用PC或者不愿长时间使用PC的用户，为他们量身定制流媒体播放设备，让用户不必使用PC也可享受网络音乐带来的快乐。 本课题的研发正是基于上述背景，研发支持无线网络的嵌入式多功能流媒体播放设备。本课题的研究目标是实现一个嵌入式流媒体播放器(亦称为InternetRadio)，Internet Radio是一个可以在家中自由移动、任意摆放的网络流媒体播放设备。只要处在有网络环境中，Internet Radio的音乐平台让用户不必打开计算机，就能接收全球数千个不同风格、不同国家的各种类型音乐电台。除了可以直接透过因特网收听网络广播外，还可以播放储存于计算机硬盘或MP3设备中的音乐。 本系统采用ARM920T作为处理器，基于嵌入式Linux操作系统、vTuner网络电台地址数据库、Mplayer播放器软件和FLTK界面开发工具来实现。系统实现了除一般意义的音频流媒体播放和接收调频广播等功能之外，还增加了本地相框和网络数码相框Flickr在线分享的流行时尚元素。本论文具体分析了系统的硬件平台，主要论述了软件的实现，系统的主要软件功能包括bootloader和嵌入式Linux系统的移植，根文件系统的构建，播放器软件程序的研究、比较、移植和编写，系统与网络电台地址数据库vTuner和网络相框Flickr的交互，Microwindows、Nxlib和FLTK的移植和基于FLTK的图形界面开发，以及基于FLIK开发出良好的人机交互界面。作为项目的主要核心人员，作者负责系统的软件架构设计、Linux系统的移植、播放器软件的研究和开发、GUI开发工具和图形库的移植、图片播放的实现、用户与设备交互的实现和大部分界面程序的编码等关键工作。
上传时间： 2013-07-10
上传用户：小枫残月
信息化社会的到来以及IP技术的兴起，正深刻的改变着电信网络的面貌以及未来技术发展的走向。无线通信技术的发展为实现数字化社区提供了有力的保证。而视频通信则成为多媒体业务的核心。如何在环境恶劣的无线环境中，实时传输高质量的视频面临着巨大的挑战，因此这也成为人们的研究热点。 对于无线移动信道来说，网络的可用带宽是有限的。由于多径、衰落、时延扩展、噪声影响和信道干扰等原因，无线移动通信不仅具有带宽波动的特点，而且信道误码率高，经常会出现连续的、突发性的传输错误。无线信道可用带宽与传输速率的时变特性，使得传输的可靠性大为降低。 视频播放具有严格的实时性要求，这就要求网络为视频的传输提供足够的带宽.有保障的延时和误码率。为了获得可接受的重建视频质量，视频传输至少需要28Kbps左右的带宽。而且视频传输对时延非常敏感。然而无线移动网络却无法提供可靠的服务质量。 基于无线视频通信面临的挑战，本文在对新一代视频编码国际标准H.264/AVC研究的基础上，主要在提高其编码效率和H.264的无线传输抗误码性能，以及如何在嵌入式环境下实现H.264解码器进行了研究。 结合低码率和帧内刷新，提出一种针对感兴趣区的可变帧内刷新方法。实验表明该方法可以使用较少的码率对感兴趣区域进行更好的错误控制，以提高区域图像质量，同时能根据感兴趣区及信道的状况自动调整宏块刷新数量，充分利用有限的码率。 为了有效的平衡编码效率和抗误码能力的之间的矛盾，笔者提出了一种自适应FMO(Flexible Macroblock Order)编码方法，可根据图像的复杂度自适应地选择编码所需的FMO模式。仿真结果表明这种FMO编码方式完全可行，且在运动复杂度频繁变化时效果更加明显，完全可应用在环境恶劣的无线信道中。 在对嵌入式PXA270硬件结构和X264研究的基础上，基本实现了基于H.264的嵌入式解码，在PXA270基础上进行环境的配置，定制WirtCE操作系统，并编译、产生开发所用的SDK和下载内核到目标机。利用开发工具EVC实现在PC机上的实时开发和在线仿真调试，最终实现了对无差错H.264码流实时解码。
上传时间： 2013-06-18
上传用户：也一样请求
指令集仿真器是目前嵌入式系统研究中一个极其重要的领域，一个灵活高效且准确度高的仿真器不仅可以实现对嵌入式系统硬件环境的仿真，而且是现代微处理器结构设计过程中性能评估的重要工具. 仿真器的性能已经成为影响整个设计效率的重要因素，在现有的指令集仿真技术中，编译型仿真技术虽然可以获得高的仿真速度，但其对应用的假设过于严格，限制了其在商业领域中的应用；解释型仿真器虽被普遍使用，但其缺点也很明显，由于模拟过程中需要耗费大量时间用于指令译码，解释型模拟器速度往往很有限，使用性能较低。由此可见，如何减少仿真过程中的指令译码时间，是提高仿真器的性能的关键。 本文旨在提出一个指令集仿真器的原型，重点解决指令解码过程中的速度瓶颈，在其基础可以进行扩充和改进，以适应不同硬件平台的需要。文章首先从ARM指令集的指令功能和编码格式入手，通过分析和比较找出了一般常用指令的编码和实现规律，并在此基础上进行了高级语言的描述，其后提出了改进版解释型指令集仿真器的设计方案，包括为提高仿真器性能，减少译码时间，创新性的在流程设计中加入了预解码的步骤，同时用自己设计的压缩算法解决了因预解码产生大量译码信息而带来的内存过度消耗难题。接下来，描述了仿真器的实现，包括指令的取指、译码、执行等基本功能，并着重描述了如何通过划分存储域和存储块的方式模拟真实存储器的读写访问实现。 另外，需要特别指出的是，针对仿真器中普遍存在的调试难问题，本文从一线程序开发人员的角度，在调试模块的设计中除了断点设置、程序暂停、恢复等基本功能外，还添加了各类监视设备和程序跟踪的功能，以期能提高本仿真器的实用性。 在文章的结尾，提出了仿真器的验证方案，并按照该方案对仿真器进行了功能和性能上的验证，最后对进一步的工作进行了展望。
上传时间： 2013-08-02
上传用户：宋桃子
USB3.0–SATA桥接芯片MB86C30A的主要规范:*CBC (密码段链接):一种适合加密模块数据的AES 模式。*XTS (带调整和密文窃取的XEX 加密模式):IEE
上传时间： 2013-06-10
上传用户：asdfasdfd
该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低了硬件实现的复杂度,并且因为在硬件实现上,采用了3级流水线(pipe-line)的处理结构.RS编码器的设计中,利用有限域常数乘法器的特性对编码电路进行优化.这些技术的采用大大的提高了RS编/解码器的效率,节省了RS编/解码器所占用资源.
上传时间： 2013-08-05
上传用户：BOBOniu
光纤布拉格光栅(Fiber Bragg Grating)传感器是近几年光纤传感技术领域的研究热点，光纤光栅传感器可以工作在强电磁场、高温有腐蚀性的以及有爆炸危险性的恶劣环境中，且易于将多个光纤光栅串联在一起构成光纤光栅阵列，实现分布式传感，这是其他传感元件所不及的。 本文设计了光纤光栅传感网络可调谐法布里-珀罗(Fabry-Perot)腔解调测试系统。系统主要分光路和电路两部分，在光路部分，研究了光纤光栅解调技术，分析和比较了几种常见的波长解调方法，由于F-P腔调谐范围宽，可以实现多点测量，因此决定采用可调谐F．P腔法进行信号解调。对可调谐 F-P腔解调法做了理论分析和研究，并通过Matlab仿真对影响F-P滤波效果的腔长和反射率两个参数进行了优化设计。在电路部分，首先设计整形电路将光电探测器的输出信号整形成矩形脉冲信号，设计了计算中心波长的方法，最后搭建了硬件电路来验证中心波长的计算方法。硬件电路以 Philips公司的 LPC2214 为核心处理器。该硬件电路包括电源电路，复位电路，串口电路，JTAG 调试接口，数码管显示等。软件方面，设计了相关的软件程序和模拟信号源，最后利用模拟信号源作为该解调测试系统的信号进行实验验证，得出实验数据，经过分析验证了该解调测试系统的可行性。
上传时间： 2013-05-26
上传用户：hooooor
无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故障等特点.该文对无线局域网的主流协议IEEE 802.11a的物理层实现技术进行了系统的研究和分析,并采用可编程ASIC器件FPGA,设计实现了物理层基带处理的关键模块,为今后形成具有自主知识产权的IP核奠定了基础.该文研究内容得到了天津市信息化办公室"宽带无线局域网关键技术研究"项目经费的支持.该文在对IEEE 802.11a协议深入研究的基础上,提出了物理层的实现方案和功能模块划分.重点研究了实现基带处理的关键模块:FIR滤波器、卷积码编码器以及(2,1,7)Viterbi译码器的实现算法和硬件结构.在Viterbi译码器的设计中,
上传时间： 2013-06-19
上传用户：xinzhch
JPEG2000是新一代图像压缩标准,JPEG2000与传统JPEG最大的不同,在于它放弃了JPEG所采用的以离散余弦变换(Discrete Cosine Transform)为主的区块编码方式,而采用以小波转换(Wavelet Transform)为主的多解析编码方式.离散小波变换算法是现代谱分析工具,在图像处理与图像分析领域正得到越来越广泛的应用.由于JPEG2000标准具有复杂的算法,全部用软件来实现将会占用很大的处理器时间开销和内存开销,尤其对于实时图像传输和处理系统,因而用硬件电路来实现JPEG2000标准的部分或全部,就具有重要的意义,本课题的目的就是用硬件电路来实现JPEG2000标准中的离散小波变换部分,论文研究的主要工作就是设计了一个符合JPEG2000标准的、高性能的多级二维离散小波变换的硬件电路.论文研究的内容主要分为两部分,第一部分首先分析了JPEG2000标准和离散小波变换的原理,重点研究了离散小波变换的快速算法,包括第一代小波变换所采用的卷积算法和第二代小波变换所采用的提升算法,然后具体分析了离散小波变换在JPEG2000中的具体实现.论文第二部分对两种离散小波变换快速算法的硬件实现进行了比较,并选择卷积滤波算法作为硬件实现的对象,并采用Daubechies9/7小波基.然后具体设计了离散小波变换的各个模块,所有的模块都是有硬件描述语言(Verilog HDL)来实现,经过仿真和逻辑综合,在一块自行设计的FPGA开发板上进行了验证.仿真和验证的结果表明了该小波变换的硬件电路符合JPEG2000标准,具有较高的速度和信噪比.
上传时间： 2013-04-24
上传用户：h886166
