全数字fsk调制解调的实现 verilog源码
标签： verilog fsk 全数字 调制解调
上传时间： 2017-06-08
上传用户：wangzhen1990
用例化语句和case语句编写的全加器的VHDL描述。
标签： case VHDL 编写 全加器
上传时间： 2017-06-15
上传用户：zhangyi99104144
实现全加器的不可或缺的东西，半加器，功能就是为了全加器做好准备
标签： 全加器
上传时间： 2017-07-15
上传用户：784533221
半角、全角数字及字母的验证，ip地址的验证。
标签： 数字 字母
上传时间： 2013-12-08
上传用户：banyou
次为组合框程序方面的研究功能较全供大家参考和研究
标签： 组合 程序 方面 家
上传时间： 2013-12-18
上传用户：it男一枚
10kV消弧线圈补偿系统线路耦合谐振分析。讨论消弧线圈的设计和补偿。
标签： 消弧线圈 10 kV 分
上传时间： 2013-12-27
上传用户：a673761058
介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最后用FPGA 予以实现。
标签： 环路滤波器 全数字 锁相环 设计实现
上传时间： 2017-08-18
上传用户：love_stanford
本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
标签： Verilog HDL 程序 全加器
上传时间： 2013-12-03
上传用户：moerwang
本设计是用32位的并行全加器的,可以实现浮点运算!
标签： 并行 全加器 浮点运算
上传时间： 2014-01-22
上传用户：WMC_geophy
0328、基于阶梯阻抗发夹谐振器的小型低通滤波器
标签：
上传时间： 2014-04-09
上传用户：2728460838
