介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。
标签： FPGA 全数字 锁相环路
上传时间： 2014-12-28
上传用户：ruixue198909
上传时间： 2013-10-20
上传用户：yl8908
优秀的打印控件全源代码,类似水晶表的设计器!
标签： 打印 控件 源代码
上传时间： 2015-02-12
上传用户：dsgkjgkjg
vhdl基于半加器的全加器描述及仿真
标签： vhdl 半加器 全加器 仿真
上传时间： 2014-11-25
上传用户：zycidjl
全加器的VHDL程序实现及仿真
标签： VHDL 全加器 仿真 程序
上传时间： 2014-01-13
上传用户：hoperingcong
一个桥接器87ch47仿真器的c的源程序
标签： 87 47 ch 桥接器
上传时间： 2014-01-12
上传用户：ukuk
关于JAVA通过JDBC－ODBC桥连接ACCESS数据库的源码
标签： ACCESS JAVA JDBC ODBC
上传时间： 2014-01-22
上传用户：啊飒飒大师的
这次传个大的 不过这里东西太全了如果有重复的我也没办法 反正我不会传一样的拉
标签： 重复 正
上传时间： 2014-08-24
上传用户：jeffery
这是我写的一个仿照linux下编辑器vim写的一个简单的全屏文本编辑器
标签： linux vim 编辑器 全屏
上传时间： 2014-01-04
上传用户：zhangyigenius
全电视信号编码器，verilog的，看看有借鉴价值否？
标签： 电视信号 编码器
上传用户：fnhhs
