虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

KX-soc

  • UART接口的VHDL源代码

    UART接口的VHDL源代码,成功应用于SOC项目开发中,请勿用于商业用途。

    标签: UART VHDL 接口 源代码

    上传时间: 2014-01-10

    上传用户:guanliya

  • 验证是制造出功能正确的芯片的必要步骤

    验证是制造出功能正确的芯片的必要步骤,是一个证明设计思路是如何实现的过程。本书首先介绍验证的基本概念和各种工具,验证的重要性和代价,比较了不同的验证方法,以及测试和验证的区别。然后从方法学的角度探讨了验证的策略和层次,介绍了覆盖率模型和如何制定完整的验证计划。在验证的方法和技术方面,本书引入了硬件验证语言(HVL),讨论了使用行为描述进行高层次建模的方法,介绍了施加激励和监视响应的技术,以及通过使用总线功能模型把物理层次的事务抽象为更高层次的过程,并结合各种测试语言讲解了仿真管理的各个要素。本书提出了覆盖率驱动的受约束的随机事务级自检验测试平台,并围绕这种结构对其中各个部分原理及设计要素进行了系统的讨论。本书还介绍了如何编写自检验测试平台、设计基于总线功能模型的随机激励发生器。    本书适合于从事ASIC、SoC及系统设计与验证的人员阅读。

    标签: 制造 芯片

    上传时间: 2016-10-30

    上传用户:tedo811

  • 用VHDL语言实现的pic16f84

    用VHDL语言实现的pic16f84,研究SOC嵌入式系统设计很有帮助

    标签: VHDL 16f pic f84

    上传时间: 2016-12-23

    上传用户:皇族传媒

  • In term project, we will take the baseline JPEG codec in ARM-based platform system as an example to

    In term project, we will take the baseline JPEG codec in ARM-based platform system as an example to practice the design flow in SoC. We divide the project into three parts, and the goal of each part is described as follow. Part I: Design a baseline JPEG software codec in C/C++ and port it to ARM core,(ARM7TDMI, ARM720T, or ARM922T.) Part II: Make use of virtual prototype to integrate/verify the hardware and software. Part III: Verify your soft IP in target environment.

    标签: ARM-based baseline platform project

    上传时间: 2017-02-15

    上传用户:363186

  • 本文介绍了在进行FPGA设计

    本文介绍了在进行FPGA设计,特别是SOC设计时,为了保证顺利移植,重新利用原有程序,而应该注意的一些基本问题和方法,本文由xilinx提供,但对所有的FPGA的使用者都有非常好的借鉴意义。

    标签: FPGA

    上传时间: 2014-01-13

    上传用户:黑漆漆

  • 2.4GHz射频收发机、单回路8051MCU以及32kB闪存1、CC2510描述CC2510是强大的2.4GHz单芯片系统

    2.4GHz射频收发机、单回路8051MCU以及32kB闪存1、CC2510描述CC2510是强大的2.4GHz单芯片系统,设计用于低功耗及低电压无线通信应用。通过2.4GHz无线电收发机,单周期8051MCU以及32kB闪存的整合,此全集成器件使得开发者设计的完成变得前所未有简单,同时还提供多种多样的应用可能性。这款2.4GHz单芯片系统(SoC)作为低成本器件,包含了业界领先的CC2500 RF收发机、基于8051核心高性能低功耗微控制器、集成的32kB闪存及外设。

    标签: 2510 2.4 GHz 8051

    上传时间: 2013-12-23

    上传用户:宋桃子

  • 有效的改进3-DES算法的执行速度

    有效的改进3-DES算法的执行速度,采用了多级流水线技术,设计了一种高速的硬件结构,使得原来需要48个时钟周期才能完成的运算,现在只需要一个时钟周期就可以完成。另外通过增加输入/输出的控制信号。使得该IP可以方便的集成到SOC中,大大缩短了SOC的设计周期。

    标签: DES 算法 速度

    上传时间: 2017-04-23

    上传用户:ahljj

  • This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assumi

    This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assuming a 30Mhz XCLKIN). The clock divider in the ADC is not used so that the ADC will see the 25Mhz on the HSPCLK. Interrupts are enabled and the EVA is setup to generate a periodic ADC SOC on SEQ1. Two channels are converted, ADCINA3 and ADCINA2.

    标签: SYSCLKOUT example divides HSPCLK

    上传时间: 2014-01-25

    上传用户:ljt101007

  • 本文研究了SMBus 规范

    本文研究了SMBus 规范,介绍了典型的基于片上系统(SoC)设计的知识产权核(IP)实现,采用自顶向下 (Top-down)的集成电路设计方法完成了设计,并架构了基于总线功能模型(BFM)的验证平台 完成功能仿真,顺利完成了逻辑综合和时序仿真。FPGA 验证和投片后测试均表明设计具有 良好的性能。

    标签: SMBus

    上传时间: 2013-11-28

    上传用户:xuanchangri

  • 本文讨论半导体产品特征循环及其对产品技术发展的 启示 。分析指出

    本文讨论半导体产品特征循环及其对产品技术发展的 启示 。分析指出,半导体产品的主特征一直遵循着“通用” 与“专用”交替发展,每十年波动一次,目前正进入以嵌入 式可编程SoC为特征的专用(可称为专用可编程产品,ASPP波动阶段。同时还指出了牧村浪潮与我们提出的“半导体产品特征循环”的共同点与分歧。根据预测,半导体产品将在ASPP发展中,向用户可重构片上系统(U-SoC, User-reconfigurable SoC)方向发展,进入传统硅微电子技术的最后一次通用波动。文中最后分析了可重构计算的发展现状和存在的问题,以及今后的发展方向。

    标签: 半导体 产品特征 循环

    上传时间: 2017-05-27

    上传用户:笨小孩