随着图像声纳技术的发展，对于大数据量图像数据的压缩成为必须要解决的一个课题。本文结合水声图像特点，应用VerilogHDL 语言在Quartus Ⅱ软件环境下设计实现了JPEG基本模式编解码器。 JPEG是国际标准化组织(ISO)和CCITT 联合制定的静态图像的压缩标准，是目前最常使用的图像存储格式。 论文首先介绍了JPEG编码的基本原理，然后根据编码的流程从总体结构上对JPEG编码器进行了模块划分。对于2D—DCT变换采用了行列分离的快速算法；针对水声图像特点采用了DC系数直接编码。以一幅真实的水声图像作为JPEG编码器的测试输入，对编码器输出的码流经过软件编程后正确显示出了JPEG图片，并分析了压缩图像效果和质量。 JPEG解码器采用了和JPEG编码器对称的模块划分，2D—IDCT变换同样采用了行列分离的快速算法；根据JPEG标准中哈夫曼编码的特点，哈夫曼解码采用了浓缩哈夫曼表法，降低了存储资源，提高了解码速度。对经本文设计的JPEG解码器解码后的图片和原图片进行了比较分析，结果表明本设计满足要求。
上传时间： 2013-05-25
上传用户：sn2080395
JPEG压缩编码系统源代码,入门的新手可以看看，只是个简单的应用。
上传时间： 2013-07-24
上传用户：caozhizhi
随着移动终端、多媒体、通信、图像扫描技术的发展，图像应用日益广泛，压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时， FPGA单片规模的不断扩大，在FPGA芯片内实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛，是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现，具有广阔的应用背景。 论文从实际工程应用出发，通过设计图像压缩的IP核，完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准，然后在设计规划过程中，采用SOC的设计思想，给出整个系统的内部结构、层次划分，对各个模块的HDL实现进行详细的描述，最后完成整体验证。方案采用了IP核复用的设计技术，基于Xilinx公司本身的IP核，进行了再次开发。在研究JPEG标准的核心算法DCT的基础上，加以改进，设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化，提高了速度，减少占用过多的片内资源。 设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。仿真验证的结果表明：基于FPGA的JPEG压缩编码占用较少的硬件资源，可在较高的工作频率下运行，设计在速度和资源利用率方面达到了较优的状态，能够满足一般图像压缩的要求。 整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去，具有一定的使用价值。
上传时间： 2013-04-24
上传用户：nairui21
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
本文着重研究了多路数字节目复用器中的对多路预处理TS流复用的原理和基于FPGA的实现方法。首先论述了关于数字电视系统的一些基本概念，介绍了MPEG-2/DVB标准以及数字电视节目专用信息(PSI)，并结合多路数字节目复用的基本原理提出了一套基于FPGA的设计方案。通过对复用器输入部分、复用控制逻辑和PCR校正等一系列模块的设计及仿真验证，达到了设计的要求，取得了一定的研究成果。
上传时间： 2013-06-09
上传用户：bugtamor
本文介绍了如何利用FPGA(FieldProgrammableGateArray)技术来实现传送流特殊信息的处理，其主要内容如下：1.介绍了MPEG-2传送流系统层的语法规范；2.描述了传送流特殊信息之间的结构关系；3.简要介绍了传送流复用的原理和实现方法；4.详细讨论了如何用FPGA技术来实现对特殊信息的处理；整个项目的设计采用VHDL作为程序设计语言，都是以Xilinx的FPGA芯片及其ISE5.2i作为开发系统进行的。
上传时间： 2013-06-11
上传用户：410805624
本论文将在对MPEG-4解码中的几种关键技术的充分理解和算法分析的基础之上，结合FPGA的灵活性，采用VHDL语言对几种关键技术在应用层面上进行结构设计并仿真验证。 本文讨论了一种高吞吐量流水方式构建的MPEG-4可变长解码器的设计。在这种解码器中，我们采用了基于PLA的并行 解码算法，这种算法能够实现每个时钟解码一个码字。同时，为了提高解码的效率，降低操作的延迟，我们在设计中还引入了流水线操作方式、码表分割等技术，这些技术有利于并行操作的实现。 本论文的设计充分利用IDCT算法对称性，用高度的并行结构来加速处理，采用一维IDCT单元复用的方式来实现二维IDCT运算，并提出一种基于加法操作的结构来取代乘法操作，实现了一种高效二维逆DCT变换处理器。
上传时间： 2013-06-02
上传用户：MATAIYES
视频监控系统是一个集计算机的交互性、多媒体信息的综合性、通信的分布性和监控的实时性等技术于一体的综合系统。随着网络带宽，计算机处理能力和存储容量的快速提高，以及各种实用视频处理技术的出现，视频监控进入了全数字化的网络时代。视频监控系统的核心功能主要包括两大部分，一是视频图像采集和压缩处理，一是图像数据的传输。系统的主要硬件模块分为监控终端和监控控制终端两个部分。 本文设计并实现了一种基于ARM和嵌入式Linux的视频监控系统，该系统主要实现了视频图像的采集压缩和图像数据流基于RTP协议的传输。本系统的核心硬件平台采用韩国SamSung公司的S3C2410微处理器，ARM端作为视频监控终端，PC机作为监控控制终端。ARM端主要承载了图像采集、编码和对图像数据进行RTP打包并传输的功能，PC端主要承载的功能是图像数据的接收、显示和对监控终端的控制、访问。 在视频图像采集和压缩处理部分，利用Video for Linux提供的接口函数，实现了利用摄像头采集图像的过程，并设计实现了V4L视频采集及压缩模块，设计了系统JEPG图像采集和压缩模块和MPEG-4图像采集和压缩模块的具体编程流程和实现过程，并实现了基于这两种编码方式的视频压缩。用Visual C++实现了用户控制终端，可对应JPEG和MPEG-4两种编码方式进行解码并显示。 在图像数据的传输部分，系统采用了RTP协议作为视频数据流传输协议，并实现了视频数据在局域网内的实时性传输。移植了现在比较常用的JRTPLIB源码库，为RTP的实现提供了可调用的库函数，按照MPEG-4数据流的RTP封装格式和流程，设计实现了RTP编程。 最后对系统的功能和性能进行了测试。测试结果显示MPEG-4在保证与JPEG相当的图像质量时，大大减少了传输的数据量。同时，使用RTP协议进行传输，保证了系统的实时性，也保证了图像的传输质量。
上传时间： 2013-07-12
上传用户：wzr0701
大多数现在的PCL打印机驱动程序都是将需要打印的文件(包括图形或者文本)处理成JPEG文件发送到打印机进行打印，因为这样一方面可以减少发送给打印机的数据量，一方面可以极大的简化驱动程序的开发。而在打印机内部，这些JPEG文件又被解码成BMP文件进行进一步的处理。采用这种方式工作的打印机JPEG解码的工作占据了其CPU时间的一半以上，所以JPEG文件解码引擎是打印机的核心之一，提高JPEG的解码速度对于提高打印机的处理能力至关重要。 同时，JPEG文件解码工作是一个计算密集型的作业，主要有两个办法提高它的速度：一个是设计更高效的算法，一个是采用性能更加强劲的CPU设备。在单核CPU的嵌入式环境中，JPEG编解码速度已经几乎到了极限，难有提升的空间，然而近两年多核嵌入式芯片的出现，为大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平台，采用ARM11 MPCore4核处理器，针对PCL，XL打印机控制语言的JPEG文件解码设计和实现了一个高速引擎，主要内容为： 分析和解码PCL，XL文件，提取出其中的JPEG文件。 对JPEG文件实现并行化解码，在多个处理器核上并行处理，并针对多核处理器构架进行内存读取等方面的优化。 针对多核处理器的特点和优势，设计和实现多线程调度算法。 总结和提取数据，分析多核处理器相对于单核处理器的性能提升。 另外，为便于读者理解，文中简要介绍了ARM(SIMD)指令集，嵌入式汇编以及与硬件相关的一些概念。
上传时间： 2013-06-16
上传用户：scorpion
本文基于数据驱动原理提出并用 FPGA 实现了MPEG-2 MP@HL 的视频解码器。该解码器中的各个模块具有高内聚，低耦合的特点。只要各个模块符合数据驱动的工作方式，模块就能自我正常工作。由
上传时间： 2013-06-19
上传用户：y562413679
