虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Ip地址

Ip地址(InternetProtocolAddress)是指互联网协议地址,又译为网际协议地址。
  • 8051电子钟设计论文

    一:微电脑设计11.1:微电脑基本结构11.2:单芯片微电脑21.3:单芯片微电脑种类3二:MCS51架构介绍62.1:接脚说明62.2:内部构造图72.3:系统时序82.4:内存结构92.5:系统重制142.6:中断结构15三:LCD简介243.1:简介243.2:内部结构263.3:模块指令29图1-1 微电脑基本结构1表1-1 MCS-51 单芯片比较.5图2-1 MCS-51 接脚图.6图2-2 内部结构方块图8图2-3 MCS-51 指令执行时序.9图2-4 MCS-51 内部数据存储器.10图2-5 MCS-51 程序内存结构图.10图2-6 MCS-51内部数据存储器结构11图2-7 特殊功能缓存器12表2-1 特殊功能缓存器(SFC)初值设定.13图2-8 数据存储器结构图13表2-2 SFR重置设定值.15表2-3 中断向量17图2-9 中断结构方块图18表2-4 中断致能缓存器IE19表2-5 中断优先权缓存器(IP) .20表2-6 中断源优先权顺序21表2-7 计时/计数控制缓存器TCON.21表2-8 计时/计数模式设定.23图3-1 LCD 的接口电路方图24表3-1 LCD 接脚说明25表3-2 控制脚功能25表3-3 LCD 模块地址对映26表3-4 字符产生器与字型码对映27表3-5 LCD 内字型表28表3-6 LCD 控制指令表32图3-2 初始化流程图33表4-1 功能说明34图4-1 电路图35图4-2 程序流程图36此篇专题主要研究是利用8051芯片制作出电子钟,利用LCD当作显示介面,并且设置有闹铃功能,是很可以融入生活的小家电。关键词: AT89C51,LCD,电子锺,数字钟,闹铃。四:电子钟344.1:相关知识344.2:功能说明344.3`:流程图36五:心得感想41六:程序代码42附录:MCS51指令集.54参考数据60

    标签: 8051 电子钟 论文

    上传时间: 2013-10-11

    上传用户:butterfly2013

  • 用VHDL语言进行MCS-51兼容单片机ip核开发

    用VHDL语言进行MCS-51兼容单片机ip核开发  

    标签: VHDL MCS 51兼容 语言

    上传时间: 2013-10-28

    上传用户:nem567397

  • 基于TMS20C6416T的IP视频电话加密

    采用DSP处理器TMS320C6416T,基于AES分组密码算法和SPI总线实现IP视频电话加密通信。设计了系统硬件结构,选择了合理的加密算法和加密方式,提出了高效的通信机制和数据格式,分析了软硬件设计关键环节。

    标签: C6416 6416T 6416 TMS

    上传时间: 2013-10-11

    上传用户:yuzhou229843982

  • 使用LabVIEW FPGA模块设计IP核

    对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员,他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发,将使现有IP在未来应用中得到更好的复用,也可以使在不同开发人员和内部组织之间进行共享和交换的代码更好服用

    标签: LabVIEW FPGA IP核 模块设计

    上传时间: 2013-11-20

    上传用户:lnnn30

  • 基于Quartus II免费IP核的双端口RAM设计实例

      QuartusII中利用免费IP核的设计   作者:雷达室   以设计双端口RAM为例说明。   Step1:打开QuartusII,选择File—New Project Wizard,创建新工程,出现图示对话框,点击Next;

    标签: Quartus RAM IP核 双端口

    上传时间: 2014-12-28

    上传用户:fghygef

  • 基于FPGA的GPIB接口IP核的研究与设计

    基于FPGA的GPIB接口IP核的研究与设计

    标签: FPGA GPIB 接口 IP核

    上传时间: 2013-11-04

    上传用户:bensonlly

  • ISE新建工程及使用IP核步骤详解

    ISE新建工程及使用IP核步骤详解

    标签: ISE IP核 工程

    上传时间: 2013-11-18

    上传用户:peterli123456

  • 基于FPGA的DDS IP核设计方案

    以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(SOPC),利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成,利用 SOPC技术,在一片 FPGA 芯片上实现了整个信号源的硬件开发平台,达到既简化电路设计、又提高系统稳定性和可靠性的目的。

    标签: FPGA DDS IP核 设计方案

    上传时间: 2013-11-06

    上传用户:songkun

  • wp379 AXI4即插即用IP

    In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.

    标签: AXI4 379 wp 即插即用

    上传时间: 2013-11-15

    上传用户:lyy1234

  • UG157 LogiCORE IP Initiator/Ta

    UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入门指南

    标签: Initiator LogiCORE 157 UG

    上传时间: 2013-11-06

    上传用户:ewtrwrtwe