一个基于FPGA的游戏,其中包含多个项目,有吃豆子,可以连接到LCD的显示输出.该源码用xilinx的ise仿真综合成功,并且用spartan3开发板测试.可以有2个人在键盘上对弈.
上传时间： 2016-05-18
上传用户：561596
FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pro综合HDL和内核 第四章 综合后的项目执行 第五章 不同类型结构的仿真
标签： Modelsim Xilinx gt CORE-Generato
上传时间： 2016-05-21
上传用户：15736969615
是一款ISE比较经典的教程，对于出用ise的朋友比较有用
上传时间： 2016-05-30
上传用户：as275944189
用与生成ISE的IP核的COE文件，一些具体的参数要自己设置一下！
上传时间： 2016-06-07
上传用户：cylnpy
双向控制全加器的VHDL实现 内含ISE工程文件
上传时间： 2014-01-22
上传用户：cjl42111
在xilinx的ISE环境中配置一个DCM组件，可进行查看程序运行的时间。通过串口与终端设备相连
上传时间： 2013-12-19
上传用户：lili123
用ISE中各种工具设计“运动计时表”.加深对FPGA/CPLD设计流程的理解，体会ISE集成的各种设计工具的使用方法与技巧。
上传时间： 2016-06-28
上传用户：chens000
以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.
上传时间： 2013-12-08
上传用户：semi1981
32×4bit 的RAM设计。VHD语言。能在ISE上仿真。
上传时间： 2014-02-18
上传用户：plsee
adi串行AD AD9229的控制使用ISE平台 Verilog语言
上传时间： 2013-12-27
上传用户：dsgkjgkjg
