虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

IP核

IP核就是知识产权核或知识产权模块的意思,在EDA技术开发中具有十分重要的地位。美国著名的Dataquest咨询公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。IP主要分为软IP、固IP和硬IP。软IP是用Verilog/VHDL等硬件描述语言描述的功能块,但是并不涉及用什么具体电路元件实现这些功能。固IP是完成了综合的功能块。硬IP提供设计的最终阶段产品——掩膜。[1]
  • Arria V系列 FPGA芯片白皮书(英文)

      Arria V系列 FPGA芯片基本描述   (1)28nm FPGA,在成本、功耗和性能上达到均衡;   (2)包括低功耗6G和10G串行收发器;   (3)总功耗比6G Arria II FPGA低40%;   (4)丰富的硬核IP模块,提高了集成度   (5)目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。

    标签: Arria FPGA V系列 芯片

    上传时间: 2013-10-21

    上传用户:lht618

  • 基于FPGA的MIMO-OFDM基带系统发射机的设计

    介绍了多入多出-正交频分复用(MIMO-OFDM)系统,并分析了其发射机的实现原理。充分利用Altera公司Stratix系列现场可编程门阵列(FPGA)芯片和IP(知识产权)核,提出了一种切实可行的MIMO-OFDM基带系统发射机的FPGA实现方法。重点论述了适合于FPGA实现的对角空时分层编码(D-BLAST)的方法和实现原理以及各个主要模块的工作原理。并给出了其在ModelSim环境下的仿真结果。结果表明,本设计具有设计简单、快速、高效和实时性好等特点。

    标签: MIMO-OFDM FPGA 基带系统 发射机

    上传时间: 2013-11-01

    上传用户:wpt

  • 基于NiosII软核处理器的步进电机接口设计

        NiosII软核处理器是Altera公司开发,基于FPGA操作平台使用的一款高速处理器,为了适应高速运动图像采集,提出了一种基于NiosII软核处理的步进电机接口设计,使用verilog HDL语言完成该接口设计,最后通过QuartusII软件,给出了实验仿真结果。

    标签: NiosII 软核处理器 步进电机 接口设计

    上传时间: 2015-01-02

    上传用户:妄想演绎师

  • wp379 AXI4即插即用IP

    In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.

    标签: AXI4 379 wp 即插即用

    上传时间: 2013-11-11

    上传用户:csgcd001

  • 充分利用IP以及拓扑规划提高PCB设计效率

    本文探讨的重点是PCB设计人员利用IP,并进一步采用拓扑规划和布线工具来支持IP,快速完成整个PCB设计。从图1可以看出,设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取IP。一旦获取到了IP,就可将这些IP信息提供给PCB设计人员,由他们完成剩余的设计。 图1:设计工程师获取IP,PCB设计人员进一步采用拓扑规划和布线工具支持IP,快速完成整个PCB设计。现在无需再通过设计工程师和PCB设计人员之间的交互和反复过程来获取正确的设计意图,设计工程师已经获取这些信息,并且结果相当精确,这对PCB设计人员来说帮助很大。在很多设计中,设计工程师和PCB设计人员要进行交互式布局和布线,这会消耗双方许多宝贵的时间。从以往的经历来看交互操作是必要的,但很耗时间,且效率低下。设计工程师提供的最初规划可能只是一个手工绘图,没有适当比例的元件、总线宽度或引脚输出提示。随着PCB设计人员参与到设计中来,虽然采用拓扑规划技术的工程师可以获取某些元件的布局和互连,不过,这个设计可能还需要布局其它元件、获取其它IO及总线结构和所有互连才能完成。PCB设计人员需要采用拓扑规划,并与经过布局的和尚未布局的元件进行交互,这样做可以形成最佳的布局和交互规划,从而提高PCB设计效率。随着关键区域和高密区域布局完成及拓扑规划被获取,布局可能先于最终拓扑规划完成。因此,一些拓扑路径可能必须与现有布局一起工作。虽然它们的优先级较低,但仍需要进行连接。因而一部分规划围绕布局后的元件产生了。此外,这一级规划可能需要更多细节来为其它信号提供必要的优先级。

    标签: PCB 利用IP 拓扑规划

    上传时间: 2014-01-14

    上传用户:lz4v4

  • UG157 LogiCORE IP Initiator/Ta

    UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入门指南

    标签: Initiator LogiCORE 157 UG

    上传时间: 2013-10-13

    上传用户:heheh

  • 基于核密度估计和马尔科夫随机场的运动目标检测

     针对目标和背景具有空间连续性的特点,提出一种基于核密度估计和马尔科夫随机场的运动目标检测方法。首先利用核密度估计计算像素点属于背景的概率密度,在特征向量中加入颜色空间运动矢量分量来提高对背景扰动和光照变化的鲁棒性;然后构造马尔科夫随机场,提出一种马尔科夫随机场能量函数代价项的构造方法,通过最小化其能量函数得到目标分割结果。实验结果证明,该运动目标检测算法对背景扰动和光照变化具有更好的鲁棒性,错误检测率更低。

    标签: 核密度估计 随机场 运动目标检测

    上传时间: 2014-01-20

    上传用户:solmonfu

  • 访问TCP/IP协议栈的vxd例子

    访问TCP/IP协议栈的vxd例子

    标签: TCP vxd IP 访问

    上传时间: 2015-01-03

    上传用户:chenjjer

  • 记录IP/TCP/UDP/ICMP网络包日志

    记录IP/TCP/UDP/ICMP网络包日志

    标签: ICMP TCP UDP IP

    上传时间: 2014-12-02

    上传用户:cx111111

  • OICQ黑客工具。可以查看对方IP地址

    OICQ黑客工具。可以查看对方IP地址,发匿名信,炸对方等

    标签: OICQ 黑客 地址

    上传时间: 2015-01-03

    上传用户:坏天使kk