Xilinx-FPGA器件管脚说明
标签： Xilinx-FPGA 器件 管脚
上传时间： 2013-09-03
上传用户：牛津鞋
FPGA特殊管脚说明
上传时间： 2013-09-04
上传用户：奔跑的雪糕
可以快速地判别三极管的管脚
上传时间： 2014-04-01
上传用户：kxyw404582151
74hc154的引脚功能和作用
上传时间： 2014-08-10
上传用户：dancnc
模数转换器ADC0809引脚及内部框图
上传时间： 2013-11-19
上传用户：lingfei
dac0832引脚图电路及程序
上传时间： 2013-11-03
上传用户：zhangxin
PADS元件引脚定义
上传时间： 2013-11-14
上传用户：15070202241
创建PCB元件管脚封装
上传时间： 2014-12-24
上传用户：chenjjer
本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个PCB设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取IP。一旦获取到了IP，就可将这些IP信息提供给PCB设计人员，由他们完成剩余的设计。 图1：设计工程师获取IP，PCB设计人员进一步采用拓扑规划和布线工具支持IP，快速完成整个PCB设计。现在无需再通过设计工程师和PCB设计人员之间的交互和反复过程来获取正确的设计意图，设计工程师已经获取这些信息，并且结果相当精确，这对PCB设计人员来说帮助很大。在很多设计中，设计工程师和PCB设计人员要进行交互式布局和布线，这会消耗双方许多宝贵的时间。从以往的经历来看交互操作是必要的，但很耗时间，且效率低下。设计工程师提供的最初规划可能只是一个手工绘图，没有适当比例的元件、总线宽度或引脚输出提示。随着PCB设计人员参与到设计中来，虽然采用拓扑规划技术的工程师可以获取某些元件的布局和互连，不过，这个设计可能还需要布局其它元件、获取其它IO及总线结构和所有互连才能完成。PCB设计人员需要采用拓扑规划，并与经过布局的和尚未布局的元件进行交互，这样做可以形成最佳的布局和交互规划，从而提高PCB设计效率。随着关键区域和高密区域布局完成及拓扑规划被获取，布局可能先于最终拓扑规划完成。因此，一些拓扑路径可能必须与现有布局一起工作。虽然它们的优先级较低，但仍需要进行连接。因而一部分规划围绕布局后的元件产生了。此外，这一级规划可能需要更多细节来为其它信号提供必要的优先级。
上传时间： 2013-10-12
上传用户：sjyy1001
开关电源的控制芯片引脚
上传时间： 2013-11-02
上传用户：ecooo
