本文是三部曲系列文章的第 2 部分。第 1 部分（请见参考文献 1）讨论了数字输入/输出缓冲器信息规范 (IBIS) 仿真模型的基本要素，以及它们在 SPICE 环境中的产生过程。本文（第 2 部分）将研究 IBIS 模型正确性检测。第 3 部分将刊登在后续《模拟应用期刊》上，其将介绍 IBIS 用户如何对印刷电路板 (PCB)开发阶段出现的信号完整性问题进行研究。
上传时间： 2014-12-23
上传用户：zhangyi99104144
本文是关于在印刷电路板 (PCB) 开发阶段使用数字输入/输出缓冲信息规范(IBIS) 模拟模型的系列文章之第 3 部分（共三部分）。“第 1 部分”讨论了 IBIS仿真模型的基本组成，以及它们在 SPICE 环境中产生的过程1。“第 2 部分”讨论了 IBIS 模型有效性验证。2 在设计阶段，我们会碰到许多信号完整性问题，而 IBIS 模型为这些问题带来了一种简单的解决方案。本文即“第 3 部分”，将介绍如何使用一个 IBIS 模型来提取一些重要的变量，用于信号完整性计算和确定 PCB 设计解决方案。请注意，该提取值是 IBIS 模型不可或缺的组成部分。
上传时间： 2013-10-15
上传用户：hehuaiyu
IBIS 模型在做类似板级SI 仿真得到广泛应用。在做仿真的初级阶段，经常对于IBIS 模型的描述有些疑问，只知道把模型拿来转换为软件所支持的格式或者直接使用，而对于IBIS 模型里面的数据描述什么都不算很明白，因此下面的一些描述是整理出来的一点对于IBIS 的基本理解。在此引用很多presention来描述IBIS 内容（有的照抄过来，阿弥陀佛，不要说抄袭，只不过习惯信手拈来说明一些问题），仅此向如muranyi 等IBIS 先驱者致敬。本文难免有些错误或者考虑不周，随时欢迎进行讨论并对其进行修改！IBIS 模型的一些基本概念IBIS 这个词是Input/Output buffer information specification 的缩写。本文是基于IBIS ver3.2 所撰写出来（www.eigroup.org/IBIS/可下载到各种版本spec）,ver4.2增加很多新特性，由于在目前设计中没用到不予以讨论。。。在业界经常会把spice 模型描述为transistor model 是因为它描述很多电路细节问题。而把IBIS 模型描述为behavioral model 是因为它并不象spice 模型那样描述电路的构成，IBIS 模型描述的只不过是电路的一种外在表现，象个黑匣子一样，输入什么然后就得到输出结果，而不需要了解里面驱动或者接收的电路构成。因此有所谓的garbage in, garbage out，IBIS 模型的仿真精度依赖于模型的准确度以及考虑的worse case，因此无论你的模型如何精确而考虑的worse case 不周全或者你考虑的worse case 如何周全而模型不精确，都是得不到较好的仿真精度。
上传时间： 2013-10-16
上传用户：zhouli
PXA255的IBIS文件
上传时间： 2014-01-21
上传用户：牛布牛
INTEL pci IBIS model
上传时间： 2015-12-05
上传用户：gaojiao1999
I/O Buffer Information Specification (IBIS) models for the AT91M40800 and the AT91F40816
标签： Specification Information the Buffer
上传时间： 2016-01-03
上传用户：zjf3110
I/O Buffer Information Specification (IBIS) models for AT91SAM7SE512/256 in LQFP package with VDDIO at 1.8V.
标签： Specification Information package Buffer
上传时间： 2014-01-01
上传用户：shinesyh
BSDL file and IBIS models for AT91SAM9263
上传时间： 2016-01-03
上传用户：410805624
ti IBIS 仿真模型用于仿真信号完整性
上传时间： 2013-12-22
上传用户：123啊
I/O Buffer Information Specification (IBIS) models for AT91SAM7X and AT91SAM7XC products.
标签： SAM7 Specification Information SAM
上传时间： 2016-04-03
上传用户：米卡
