UCOS-II在MEGA16上的移植，中断栈和任务栈分开，使用IAR EWAVR5.3编译
标签： IAR_ATMega UCOS_II 16
上传时间： 2013-07-20
上传用户：kkchan200
单片机论文资料，精华中的精华，保证你下的不后悔，做毕设必备的资料..,欢迎下载
上传时间： 2013-04-24
上传用户：edisonfather
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
JLINK的中文使用文档， 已解密可以修改的，其中包含了JLINK在KEIL/IAR等环境下的设置方法，常见问题解答等。
上传时间： 2013-06-02
上传用户：kr770906
许继的2812开发全套驱动程序，很全很实用的
上传时间： 2013-05-22
上传用户：shiny3333
软件工程、项目管理相关的书籍众多，各种理论与技巧也是层出不穷，但面对现实环境，却总有削足适履之苦。到底哪里才是入手之处呢?又应该从哪里开始属于自己的千里之行呢?笔者结合多年的实践谈谈自己 的感悟，以期能够给读者带来一些启发。
标签：
上传时间： 2013-04-24
上传用户：stewart·
本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。 本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平，对我国以后航天项目高速数据传输系统的设计有着很大的意义。
上传时间： 2013-06-29
上传用户：gokk
allegro格式的pcb，参考价值巨大！
上传时间： 2013-06-08
上传用户：钓鳌牧马
51--超声波测距程序,LCD1602显示，精度：优于3毫米
上传时间： 2013-06-03
上传用户：阳光少年2016
STM8,单片机,IAR,COSMIC,编译器，开发工具
上传时间： 2013-06-21
上传用户：wcl168881111111
