HDl

Hardware Des cription Language -- 硬件描述语言

用verilog HDl写的操作SRAM的源码

用verilog HDl写的操作SRAM的源码

标签： verilog SRAM HDl 操作

上传时间： 2015-02-07

上传用户：sy_jiadeyi
用verilog HDl实现曼彻斯特编码的源码

用verilog HDl实现曼彻斯特编码的源码

标签： verilog HDl 曼彻斯特编码源码

上传时间： 2013-12-29

上传用户：lhc9102
HDl优化设计十大戒律-转载

HDl优化设计十大戒律-转载

标签： HDl 优化设计

上传时间： 2014-05-29

上传用户：ve3344
Computer Architecture Handbook on Verilog HDl

Computer Architecture Handbook on Verilog HDl

标签： Architecture Computer Handbook Verilog

上传时间： 2015-03-15

上传用户：www240697738
verilog HDl教程135例:verilog HDl语言类似于C语言

verilog HDl教程135例:verilog HDl语言类似于C语言，便于学习。本文档带有源代码，3-6章

标签： verilog HDl 135 C语言

上传时间： 2013-12-12

上传用户：rocketrevenge
verilog HDl教程135例:verilog HDl语言类似于C语言

verilog HDl教程135例:verilog HDl语言类似于C语言，便于学习。本文档带有源代码，7-8章

标签： verilog HDl 135 C语言

上传时间： 2013-12-09

上传用户：cuiyashuo
verilog HDl教程135例:verilog HDl语言类似于C语言

verilog HDl教程135例:verilog HDl语言类似于C语言，便于学习。本文档带有源代码，9-10章

标签： verilog HDl 135 C语言

上传时间： 2013-12-26

上传用户：qb1993225
verilog HDl教程135例:verilog HDl语言类似于C语言

verilog HDl教程135例:verilog HDl语言类似于C语言，便于学习。本文档带有源代码，11-12章

标签： verilog HDl 135 C语言

上传时间： 2015-03-24

上传用户：zhaoq123
这是一个Verilog HDl编写的RISC cpu的程序

这是一个Verilog HDl编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。

标签： Verilog RISC HDl cpu

上传时间： 2015-03-26

上传用户：qiao8960
减1计数器一、设计要求用Verilog HDl语言设计一个计数器。要求计数器具有异步置位/复位功能

减1计数器一、设计要求用Verilog HDl语言设计一个计数器。要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。二、设计原理输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d

标签： Verilog 计数器 HDl 减

上传时间： 2015-03-28

上传用户：zycidjl

HDl

用verilog HDl写的操作SRAM的源码

用verilog HDl实现曼彻斯特编码的源码

HDl优化设计十大戒律-转载

Computer Architecture Handbook on Verilog HDl

verilog HDl教程135例:verilog HDl语言类似于C语言

verilog HDl教程135例:verilog HDl语言类似于C语言

verilog HDl教程135例:verilog HDl语言类似于C语言

verilog HDl教程135例:verilog HDl语言类似于C语言

这是一个Verilog HDl编写的RISC cpu的程序

减1计数器一、设计要求用Verilog HDl语言设计一个计数器。要求计数器具有异步置位/复位功能