数字时钟显示模块,用VERILOG HDl 实现
标签： VERILOG HDl 数字时钟 显示模块
上传时间： 2016-03-03
上传用户：yiwen213
基于Verilog HDl设计的多功能数字钟，有兴趣的
标签： Verilog HDl 多功能 数字
上传时间： 2013-11-26
上传用户：宋桃子
UART转I2C的Verilog HDl代码，由北京邮电大学《VerilogHDl设计与EDA技术基础》教师编写
标签： Verilog UART I2C HDl
上传时间： 2014-08-03
上传用户：zhuoying119
24C01A的Verilog HDl仿真代码，用于I2C接口模块的测试，由北京邮电大学《VerilogHDl设计与EDA技术基础》教师编写
标签： Verilog 24C01A HDl 仿真
上传用户：jkhjkh1982
一个介绍verilog HDl的ppt文档，包括全部的22章。
标签： verilog HDl 文档
上传时间： 2016-03-05
上传用户：天涯
Vlerilog HDl高级数字设计源码，有兴趣者可以来看看，保证是完整版
标签： Vlerilog HDl 数字设计 源码
上传时间： 2013-12-29
上传用户：ynzfm
verilog HDl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。
标签： verilog fpga 7865 HDl
上传时间： 2016-03-09
上传用户：希酱大魔王
《设计与验证Verilog HDl》光盘内容
标签： Verilog HDl 光盘
上传时间： 2013-12-02
上传用户：z754970244
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDl 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows 驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。
标签： Verilog 9054 CPCI CPLD
上传时间： 2013-12-24
上传用户：tedo811
同步FIFO( Verilog HDl )
标签： Verilog FIFO HDl
上传时间： 2013-12-20
上传用户：源码3
