功率谱分析 包含 AMI.m HDB3.m main.m spec_plot.m
上传时间： 2017-05-10
上传用户：cc1915
vhdl语言实现的HDB3编解码的功能，已完成调试。
上传时间： 2013-12-21
上传用户：wweqas
这是一个HDB3编码器，可以将普通的二进制序列转化为符合HDB3编码规则的双极性序列
上传时间： 2014-01-01
上传用户：litianchu
这是一个HDB3的译码器，实现从HDB3双极性码到高低电平二值序列的转化
上传时间： 2017-06-26
上传用户：nairui21
这是一个HDB3的译码器，实现从HDB3双极性码到高低电平二值序列的转化
上传时间： 2013-12-08
上传用户：jyycc
实现HDB3编码,使用VHDL语言，-1用01表示，1用10表示，0用00表示。
上传时间： 2013-12-14
上传用户：jjj0202
HDB3 codification, a matlab program that make a HDB3 codification
标签： codification program matlab HDB3
上传时间： 2014-06-28
上传用户：钓鳌牧马
基于vhdl的HDB3编译码器的设计与实现
上传时间： 2014-01-13
上传用户：2525775
通信原理中所介绍到的有关AMI,HDB3编码的matlab程序
上传时间： 2017-09-06
上传用户：dongbaobao
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
