·详细说明:sphinxbase是卡内基梅隆大学著名的sphinx语音识别工程的公用库,里面实现了语音的AD处理,端点检测,去噪等功能.文件列表: 67506257sphinxbase-0.1.tar
标签: Sphinxbase sphinx 大学 语音识别
上传时间: 2013-05-26
上传用户:boyaboy
"'龍門'智能中医处方平台"是由龍門中医软件工作室开发的免费软件,1.0版包括如下功能:a生成、管理中医处方.b根据《药典》对用药剂量、配伍禁忌进行检查c调用方剂一千四百余首;根据病名查看中医内、妇、儿、外科教科书281种疾病的常见分型及治疗方法.d支持用户录入自拟方及自己的证治经验;等等。注意:运行此软件需要先下载安装access runtime 2007,这是微软提供的一款免费软件。详情请看:http://zhan.renren.com/longmensoft
上传时间: 2013-08-01
上传用户:谁偷了我的麦兜
基于FPGA的全数字锁相环设计,内有设计过程和设计思想
上传时间: 2013-08-13
上传用户:fqscfqj
在CPLD内实现声调和时间的控制,在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改
上传时间: 2013-08-17
上传用户:ysystc699
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感应加\r\n热电源中。
上传时间: 2013-08-22
上传用户:nairui21
针对目前成品锁相放大器价格昂贵且体积大,传统窄带滤波法性能和灵活性差的特点,设计了基于锁相放大器原理的微弱信号检测电路。本电路采用单片机作为激励信号和参考信号的发生器,利用带关断引脚的运放实现相敏检波器,整个电路仅使用了5个运算放大器和一些阻容元件。实验表明,本电路能实现了从信噪比为0.1的被测信号中提取有用信号幅值的功能,测量误差控制在5%以内。由于本电路有实现简单和成本低的特点,稍加修改后可作为模块电路用到其他测量系统当中。
上传时间: 2014-12-23
上传用户:开怀常笑
为了满足宽频段、细步进频率综合器的工程需求,对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上,介绍了采用DDS+PLL多环技术实现宽带细步进频综,输出频段10~13 GHz,频率步进10 kHz,相位噪声达到-92 dBc/Hz@1 kHz,杂散抑制达到-68 dBc,满足实际工程应用需求。
上传时间: 2013-10-12
上传用户:Late_Li
产品概要: 3GHz射频信号源模块GR6710是软件程控的虚拟仪器模块,可以通过测控软件产生9kHz到3GHz的射频信号源和AM/FM/CW调制输出,具有CPCI、PXI、SPI、RS232、RS485和自定义IO接口。 产品描述: 3GHz射频信号源模块GR6710是软件程控的虚拟仪器模块,可以通过测控软件产生9kHz到3GHz的射频信号源和AM/FM/CW调制输出,还可以通过IQ选件实现其它任意调制输出。GR6710既可程控发生点频信号和扫频信号,也支持内部调制和外部调制。GR6710可安装于3U/6U背板上工作,也可以独立供电工作,使用灵活。该模块可用于通信测试、校准信号源。 技术指标 频率特性 频率范围:9kHz~3GHz,500KHz以下指标不保证 频率分辨率:3Hz,1Hz(载频<10MHz时) 频率稳定度:晶振保证 电平特性 电平范围:-110dBm~+10dBm 电平分辨率:0.5dB 电平准确度:≤±2.5dB@POWER<-90dBm,≤±1.5dB@POWER>-90dBm 输出关断功能 频谱纯度 谐波:9KHz~200MHz≥20dBc,200MHz~3GHz≥30dBc 非谐波:≤80dBc典型值(偏移10kHz,载频<1GHz),≥68dBc(偏移10kHz,其它载频), 锁相环小数分频杂散≥64dBc(偏移10kHz) SSB相噪: ≤-98dBc/Hz 偏移20kHz(500MHz) ≤-102dBc/Hz 偏移20kHz(1GHz) ≤-90dBc/Hz 偏移20kHz(>1GHz) 调制输出:调幅AM、调频FM、脉冲CW,其它调制输出可以通过IQ选件实现 调制源:内、外 参考时钟输入和输出:10MHz,14dBm 控制接口:CPCI、PXI、SPI、RS232、RS485、自定义GPIO 射频和时钟连接器:SMA-K 电源接口:背板供电、独立供电 可选 电源及其功耗:+5V DC、±12V DC(纹波≤2%输出电压),≤38W 结构尺寸:3U高度4槽宽度(100mm×160mm×82mm,不含连接器部分) 工作环境:商业级温度和工业级温度 可选,振动、冲击、可靠性、MTBF 测控软件功能:射频信号发生、调制信号输出、跳频/扫频信号发生、支持WindowsXP系统 成功案例: 通信综测仪器内部的信号源模块 无线电监测设备内部的信号校准模块 无线电通信测试仪器的调制信号发生
上传时间: 2013-11-13
上传用户:s363994250
本文的目的在于,介绍如何计算具有狭窄气隙的圆形转子电机中的绕组感应。我们仅处理理想化的气隙磁场,不考虑槽、外部周边或倾斜电抗。但我们将考察绕组磁动势(MMF)的空间谐频。 在图1中,给出了12槽定子的轴截面示意图。实际上,所显示的是薄钢片的形状,或用于构成磁路的层片。铁芯由薄片构成,以控制涡流电流损耗。厚度将根据工作频率而变,在60Hz的电机中(大体积电机,工业用)层片的厚度典型为.014”(.355毫米)。它们堆叠在一起,以构成具有恰当长度的磁路。绕组位于该结构的槽内。 在图1中,给出了带有齿结构的梯形槽,在大部分长度方向上具有近乎均匀的截面,靠近气隙处较宽。齿端与相对狭窄的槽凹陷区域结合在一起,通过改善气隙场的均匀性、增加气隙磁导、将绕组保持在槽中,有助于控制很多电机转子中的寄生损耗。请注意,对于具有名为“形式缠绕”线圈的大型电机,它具有直边矩形槽,以及非均匀截面齿。下面的介绍针对两类电机。
上传时间: 2013-10-13
上传用户:我干你啊
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间: 2013-12-17
上传用户:xg262122