本系统是采用单片机AT89C51作为本设计的核心元件。利用7段共阳LED作为显示器件。在此设计中共接入了8个7段共阳LED显示器，其中4个用于记录AB队的分数，每队2个LED显示器显示范围可达到0~99分，足够满足赛程需要，另外4个LED显示器则用来记录赛程时间，其中2个用于显示分钟，2个用于显示秒钟。赛程计时采用到计时方式。即比赛前将时间设置好，比赛开始时启动计时，直至计时到零为止。计时范围可达到0~99分钟，也完全满足实际赛程的需要。 其次，为了配合计时器和计分器校正调整时间和比分，我特定在本设计中设立了11个按键，其中8个用于设置，交换场地，启动和暂停等功能......
上传时间： 2014-01-02
上传用户：frank1234
这是周立功公司LPC2200板子的IIC器件的驱动程序，经过反复调试，且已成功
上传时间： 2016-08-15
上传用户：aix008
在FPGA 开发过程中会遇到配制芯片选择的问题,这里介绍的串行配置器件,成本低,性能高
上传时间： 2016-08-17
上传用户：Pzj
一些关于微处理器的器件手册，包括了8237，8251，8255，8259，16550，8254等，适于对微机接口的深入学习使用。
上传时间： 2016-08-19
上传用户：z754970244
可编程键盘与显示器接口器件8279的C语言驱动程序，可以直接使用
上传时间： 2013-12-01
上传用户：1427796291
SDRAM器件mt48lc4m16.v源码，是一个功能的verilog代码。
上传时间： 2016-08-22
上传用户：myworkpost
对实验板上 EEPROM 器件 AT24C08 进行读写访问。实现从同一地址写入再读出，并进行比较，以检测EEPROM器件AT24C08和处理器IIC接口的工作是否正常。
上传时间： 2013-12-25
上传用户：dapangxie
介绍MT9V011 CMOS数字图像传感器在一个基于低端ARM7处理器和CPLD(可编程逻辑器件)的嵌入式系统中的应用。通过一片CPLD读取MT9V011采集的图像并缓存到存储器以备后续的处理。利用PC平台验证了图像采集功能。给出了一个在低端嵌入式系统中增加图像采集功能的实现方案。
上传时间： 2016-08-24
上传用户：上善若水
实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统 的方法, 并给出了设计框图和详细设计过程, 设计采用Verilog_HDL 硬件语言。
标签： Verilog_HDL FPGA 电话 计费系统
上传时间： 2016-08-24
上传用户：lanhuaying
关于非线性系统的,级联器件的噪声系数的测试问题,和其他.
上传时间： 2014-01-12
上传用户：xuanjie
