在AD PCB 环境下，Design>Rules>Plane> Polygon Connect style ,点中Polygon Connect style，右键点击new rule ---新建一个规则点击新建的规则既选中该规则，在name 框中改变里面的内容即可修改该规则的名称，默认是PolygonConnect_1 ，现我们修改为GND-Via.
上传时间： 2013-10-29
上传用户：yunfan1978
导线的电流承载值与导线线的过孔数量焊盘存在的直接关系（目前没有找到焊盘和过孔孔径每平方毫米对线路的承载值影响的计算公式，有心的朋友可以自己去找一下，个人也不是太清楚，不在说明）这里只做一下简单的一些影响到线路电流承载值的主要因素。
上传时间： 2014-01-25
上传用户：一诺88
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上传时间： 2013-12-20
上传用户：康郎
最新的HDMI I.3（高清晰度多媒体接口1.3）标准把以前的HDMI 1.0 - 1.2标准所规定的数据传送速度提高了一倍，每对差动信号线的速度达到3.4 Gbps。由于数据传送速度这么高，要求电路板的电容小，确保信号的素质很好，这给电路板的设计带来了新的挑战。在解决这个问题，实现可靠的静电放电（ESD）保护时，这点尤其重要。在HDMI系统设计中增加ESD保护时，如果选用合适的办法，就可以把问题简化。泰科电子的ESD和过电流保护参考设计，符合3.4 GHz的HDMI 1.3规范，达到IEC 61000-4-2关于ESD保护的要求，并且可以优化电路板的空间，所有这些可以帮助设计人员减少风险。本文探讨在HDMI 1.3系统中设计ESD保护的要求和容易犯的错误。 概述 在高清晰度视频系统中增加ESD保护，提出了许多复杂而且令人为难的问题，这会增加成本，会延长产品上市的时间。人们在选择ESD保护方案时，往往是根据解决这个问题的办法实现起来是否容易。不过，最简单的办法也许不可能提供充分的ESD保护，或者在电路板上占用的空间不能让人最满意。有些时候，在开始时看上去是解决ESD保护问题的最好办法，到了后来，会发现需要使用多种电路板材来保证时基信号达到要求。在实现一个充分的静电放电保护时，往往需要在尺寸、静电放电保护的性能以及实现起来是否容易这几方面进行折衷。一直到现在仍然是这样。
上传时间： 2013-10-22
上传用户：18602424091
减小电磁干扰的印刷电路板设计原则 内 容 摘要……1 1 背景…1 1.1 射频源.1 1.2 表面贴装芯片和通孔元器件.1 1.3 静态引脚活动引脚和输入.1 1.4 基本回路……..2 1.4.1 回路和偶极子的对称性3 1.5 差模和共模…..3 2 电路板布局…4 2.1 电源和地…….4 2.1.1 感抗……4 2.1.2 两层板和四层板4 2.1.3 单层板和二层板设计中的微处理器地.4 2.1.4 信号返回地……5 2.1.5 模拟数字和高压…….5 2.1.6 模拟电源引脚和模拟参考电压.5 2.1.7 四层板中电源平面因该怎么做和不应该怎么做…….5 2.2 两层板中的电源分配.6 2.2.1 单点和多点分配.6 2.2.2 星型分配6 2.2.3 格栅化地.7 2.2.4 旁路和铁氧体磁珠……9 2.2.5 使噪声靠近磁珠……..10 2.3 电路板分区…11 2.4 信号线……...12 2.4.1 容性和感性串扰……...12 2.4.2 天线因素和长度规则...12 2.4.3 串联终端传输线…..13 2.4.4 输入阻抗匹配...13 2.5 电缆和接插件……...13 2.5.1 差模和共模噪声……...14 2.5.2 串扰模型……..14 2.5.3 返回线路数目..14 2.5.4 对板外信号I/O的建议14 2.5.5 隔离噪声和静电放电ESD .14 2.6 其他布局问题……...14 2.6.1 汽车和用户应用带键盘和显示器的前端面板印刷电路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 电缆和屏蔽旁路………………..16 4 总结…………………………………………17 5 参考文献………………………17
上传时间： 2013-10-24
上传用户：18165383642
This document provides practical, common guidelines for incorporating PCI Express interconnect layouts onto Printed Circuit Boards (PCB) ranging from 4-layer desktop baseboard designs to 10- layer or more server baseboard designs. Guidelines and constraints in this document are intended for use on both baseboard and add-in card PCB designs. This includes interconnects between PCI Express devices located on the same baseboard (chip-to-chip routing) and interconnects between a PCI Express device located “down” on the baseboard and a device located “up” on an add-in card attached through a connector. This document is intended to cover all major components of the physical interconnect including design guidelines for the PCB traces, vias and AC coupling capacitors, as well as add-in card edge-finger and connector considerations. The intent of the guidelines and examples is to help ensure that good high-speed signal design practices are used and that the timing/jitter and loss/attenuation budgets can also be met from end-to-end across the PCI Express interconnect. However, while general physical guidelines and suggestions are given, they may not necessarily guarantee adequate performance of the interconnect for all layouts and implementations. Therefore, designers should consider modeling and simulation of the interconnect in order to ensure compliance to all applicable specifications. The document is composed of two main sections. The first section provides an overview of general topology and interconnect guidelines. The second section concentrates on physical layout constraints where bulleted items at the beginning of a topic highlight important constraints, while the narrative that follows offers additional insight.
上传时间： 2013-10-15
上传用户：busterman
•1-1 傳輸線方程式 •1-2 傳輸線問題的時域分析 •1-3 正弦狀的行進波 •1-4 傳輸線問題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問題的解法 •1-8 傳輸線的阻抗匹配
上传时间： 2013-11-21
上传用户：laomv123
随着高频微波在日常生活上的广泛应用，例如行动电话、无线个人计算机、无线网络等，高频电路的技术也日新月异。良好的高频电路设计的实现与改善，则建立在于精确的组件模型的基础上。被动组件如电感、滤波器等的电路模型与电路制作的材料、制程有紧密的关系，而建立这些组件等效电路模型的方法称为参数萃取。 早期的电感制作以金属绕线为主要的材料与技术，而近年来，由于高频与高速电路的应用日益广泛，加上电路设计趋向轻薄短小，电感制作的材质与技术也不断的进步。例如射频机体电路（RFIC）运用硅材质，微波集成电路则广泛的运用砷化镓（GaAs）技术；此外，在低成本的无线通讯射频应用上，如混合（Hybrid）集成电路则运用有机多芯片模块（MCMs）结合传统的玻璃基板制程，以及低温共烧陶瓷（LTCC）技术，制作印刷式平面电感等，以提升组件的质量与效能，并减少体积与成本。 本章的重点包涵探讨电感的原理与专有名词，以及以常见的电感结构，并分析影响电感效能的主要因素与其电路模型，最后将以电感的模拟设计为例，说明电感参数的萃取。
上传时间： 2013-11-20
上传用户：yuanxiaoqiang
目录 第一章 传输线理论 一 传输线原理 二 微带传输线 三 微带传输线之不连续分析 第二章 被动组件之电感设计与分析 一 电感原理 二 电感结构与分析 三 电感设计与模拟 电感分析与量测
标签： 传输线
上传时间： 2013-12-12
上传用户：浩子GG
I2C总线器件在高抗干扰系统中的应用: 摘要：本文先对I2C总线协议进行了简要叙述，然后介绍了一些常用的抗干扰措施，最后提供了一个利用I2C总线器件24WC01组成的高抗干扰应用方案。 一、I2C总线概述 I2C总线是一双线串行总线，它提供一小型网络系统为总线上的电路共享公共的总线。总线上的器件有单片机LCD驱动器以及E2PROM器等。型号有：PCF8566T、SAA1064T、24WC01等。 两根双向线中，一根是串行数据线（SDA），另一根是串行时钟线（SCL）。总线和器件间的数据传送均由这根线完成。每一个器件都有一个唯一的地址，以区别总线上的其它器件。当执行数据传送时，谁是主器件，谁是从器件详见表1。主器件是启动数据发送并产生时钟信号的器件。被寻址的任何器件都可看作从器件。I2C总线是多主机总线，意思是可以两个或更多的能够控制总线的器件与总线连接。
上传时间： 2013-11-05
上传用户：1159797854
