本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
磁芯电感器的谐波失真分析 摘 要：简述了改进铁氧体软磁材料比损耗系数和磁滞常数ηB，从而降低总谐波失真THD的历史过程，分析了诸多因数对谐波测量的影响，提出了磁心性能的调控方向。 关键词：比损耗系数， 磁滞常数ηB ，直流偏置特性DC-Bias，总谐波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年来，变压器生产厂家和软磁铁氧体生产厂家，在电感器和变压器产品的总谐波失真指标控制上，进行了深入的探讨和广泛的合作，逐步弄清了一些似是而非的问题。从工艺技术上采取了不少有效措施，促进了质量问题的迅速解决。本文将就此热门话题作一些粗浅探讨。 一、 历史回顾 总谐波失真（Total harmonic distortion） ，简称THD，并不是什么新的概念，早在几十年前的载波通信技术中就已有严格要求<1>。1978年邮电部公布的标准YD/Z17－78“载波用铁氧体罐形磁心”中，规定了高μQ材料制作的无中心柱配对罐形磁心详细的测试电路和方法。如图一电路所示，利用LC组成的150KHz低通滤波器在高电平输入的情况下测量磁心产生的非线性失真。这种相对比较的实用方法，专用于无中心柱配对罐形磁心的谐波衰耗测试。 这种磁心主要用于载波电报、电话设备的遥测振荡器和线路放大器系统，其非线性失真有很严格的要求。 图中 ZD —— QF867 型阻容式载频振荡器，输出阻抗 150Ω， Ld47 —— 47KHz 低通滤波器，阻抗 150Ω，阻带衰耗大于61dB， Lg88 ——并联高低通滤波器，阻抗 150Ω，三次谐波衰耗大于61dB Ld88 ——并联高低通滤波器，阻抗 150Ω，三次谐波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次谐波衰耗b3(0)≥91 dB, DP —— Qp373 选频电平表，输入高阻抗， L ——被测无心罐形磁心及线圈， C ——聚苯乙烯薄膜电容器CMO-100V-707APF±0.5%,二只。 测量时，所配用线圈应用丝包铜电磁线SQJ9×0.12(JB661-75)在直径为16.1mm的线架上绕制 120 匝， （线架为一格） ， 其空心电感值为 318μH（误差1％） 被测磁心配对安装好后，先调节振荡器频率为 36.6～40KHz， 使输出电平值为+17.4 dB， 即选频表在 22′端子测得的主波电平 （P2）为+17.4 dB，然后在33′端子处测得输出的三次谐波电平（P3）， 则三次谐波衰耗值为：b3(+2)= P2+S+ P3 式中：S 为放大器增益dB 从以往的资料引证， 就可以发现谐波失真的测量是一项很精细的工作，其中测量系统的高、低通滤波器，信号源和放大器本身的三次谐波衰耗控制很严，阻抗必须匹配，薄膜电容器的非线性也有相应要求。滤波器的电感全由不带任何磁介质的大空心线圈绕成，以保证本身的“洁净” ，不至于造成对磁心分选的误判。 为了满足多路通信整机的小型化和稳定性要求， 必须生产低损耗高稳定磁心。上世纪 70 年代初，1409 所和四机部、邮电部各厂，从工艺上改变了推板空气窑烧结，出窑后经真空罐冷却的落后方式，改用真空炉，并控制烧结、冷却气氛。技术上采用共沉淀法攻关试制出了μQ乘积 60 万和 100 万的低损耗高稳定材料，在此基础上，还实现了高μ7000～10000材料的突破，从而大大缩短了与国外企业的技术差异。当时正处于通信技术由FDM（频率划分调制）向PCM（脉冲编码调制） 转换时期， 日本人明石雅夫发表了μQ乘积125 万为 0.8×10 ，100KHz）的超优铁氧体材料<3>，其磁滞系数降为优铁
上传时间： 2013-12-15
上传用户：天空说我在
Integrated EMI/Thermal Design forSwitching Power SuppliesWei ZhangThesis submitted to the Faculty of theVirginia Polytechnic Institute and State Universityin partial fulfillment of the requirements for the degree of Integrated EMI/Thermal Design forSwitching Power SuppliesWei Zhang(ABSTRACT)This work presents the modeling and analysis of EMI and thermal performancefor switch power supply by using the CAD tools. The methodology and design guidelinesare developed.By using a boost PFC circuit as an example, an equivalent circuit model is builtfor EMI noise prediction and analysis. The parasitic elements of circuit layout andcomponents are extracted analytically or by using CAD tools. Based on the model, circuitlayout and magnetic component design are modified to minimize circuit EMI. EMI filtercan be designed at an early stage without prototype implementation.In the second part, thermal analyses are conducted for the circuit by using thesoftware Flotherm, which includes the mechanism of conduction, convection andradiation. Thermal models are built for the components. Thermal performance of thecircuit and the temperature profile of components are predicted. Improved thermalmanagement and winding arrangement are investigated to reduce temperature.In the third part, several circuit layouts and inductor design examples are checkedfrom both the EMI and thermal point of view. Insightful information is obtained.
上传时间： 2013-11-16
上传用户：萍水相逢
蓝宙电子USB-LIN总线转换器概况： USB-LIN总线转换器是蓝宙电子专为汽车电子及工业控制应用开发的USB-LIN总线双向转换器。该产品可实现电脑与LIN总线系统的连接，可作为各种LIN总线系统的主节点发送帧头及LIN报文；也可以作为LIN从节点响应主节点的数据请求；还可以作为LIN监视器监测记录LIN总线报文。配套的上位机软件LIN View可以方便的将USB-LIN总线转换器配置成主节点或从节点，可以添加节点报文发送序列，可以查看LIN报文。为客户提供用于二次开发的dll文件，客户可以基于此文件可开发出不同领域、不同应用的软件。
上传时间： 2014-01-13
上传用户：hxy200501
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也要加入工程。（在 ISE中点中该核，在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件）。如下图所示。
上传时间： 2013-11-02
上传用户：谁偷了我的麦兜
Script C被设计成一种解释执行的、C语言风格的脚本语言。它用来完成bat批处理无法完成，而用C语言写程序又太复杂了的这类工作。它没有java的高安全性但能够直接使用系统的许多资源，可以使用API，在功能上要比java强大。目前只计划支持Windows系统，包括95/98/SE/ME/2000/NT/
上传时间： 2015-01-12
上传用户：qq521
8051 VARIOUS UTILITY FUNCTIONSUTIL_ADCAD - Add Acc to DPTR, sets CYUTIL_ADCBAD - Add B/A to DPTR, sets CYUTIL_SUBBAD
标签： FUNCTIONSUTIL_ADCAD DPTR CYUTIL_ADCBAD Add
上传时间： 2013-11-25
上传用户：himbly
This version of dialog, formerly known as cdialog is based on the Debian package for dialog 0.9a (see CHANGES for recent modifications) 这是一个 unix 系统下的对话框管理程序， 你可以将该程序编译后，直接使用。
标签： dialog formerly version cdialog
上传时间： 2013-12-09
上传用户：playboys0
Demo程序经Keil701编译后，代码量为7-8K，可直接在KeilC51上仿真运行。 使用方法：解压后双击yy项目，点调试即可在串口仿真看到结果。 Demo程序创建了3个任务A、B、C优先级分别为2、3、4，A每秒显示一次，B每3秒显示一次，C每6秒显示一次。从显示结果看，显示3个A后显示1个B，显示6个A和2个B后显示1个C，结果显然正确。用户可以仿照范例运用更多系统API函数写出自己的程序。只要程序中有显示语句就可以用软件仿真器看结果。注意：系统提供的显示函数是并发的，他不是直接显示到串口，而是先输出到显存，用户不必担心IO慢速操作影响程序运行。串口输入也采用了同样的技术，他使得用户在CPU忙于处理其他任务时照样可以盲打输入命令。 将EXL2-shell目录下的文件覆盖yy目录下的同名文件，将word.c、yyshell.c、yyshellsub.c、mystring.c加入项目，删除yy1.c，编译后调试即可。输入help可得到在线帮助，具体命令用法见文章说明。 yangye网友推荐http://www.sics.se/~adam/lwip/网站学习TCPIP，该网站开放源代码的lwip是专为8bit和16bitMCU设计的TCPIP协议栈，已在多种CPU上移植成功，推荐大家下载。
上传时间： 2014-11-01
上传用户：hopy
这是有关cpu和存储器挂接的一个硬件课程设计，图片是用protel 99 se 画的，程序用唐都仪器调试通过，仅为一个理论性的东西。自己写的，请多指教。
上传时间： 2015-03-12
上传用户：yuzsu
