This is UART Receiver interface C code Tested on Sparton 3 xilinx FPGA.
标签: interface Receiver Sparton Tested
上传时间: 2017-07-24
上传用户:Avoid98
This is UART Transmitter interface C code Tested on Sparton 3 xilinx FPGA.
标签: Transmitter interface Sparton Tested
上传时间: 2014-01-25
上传用户:zxc23456789
基于FPGA CPLD设计与实现UART,一听名字就知道,不用再说了吧,
上传时间: 2014-08-09
上传用户:czl10052678
FPGA实现接收UART数据,并将接收的数据发出去
标签: fpga uart
上传时间: 2015-05-21
上传用户:947000692ying
NIOS ii 应用实验UART接口测试cycloen4e FPGA源码 fpga quartu工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。
上传时间: 2021-10-21
上传用户:shjgzh
该文档为基于FPGA的UART设计的Verilog实现程序的简介资料,讲解的还不错,感兴趣的可以下载看看…………………………
上传时间: 2021-10-23
上传用户:
该文档为基于FPGA的UART设计的Verilog实现程序简介文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2021-11-27
上传用户:默默
该文档为基于FPGA的UART设计实现及其验证方法讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2021-12-10
上传用户:jiabin
该文档为基于FPGA的UART设计与实现讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-01-31
上传用户:zhaiyawei
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上,结合目前新兴的EDA技术和大规模可编程技术,提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发,结合自顶向下的设计思想,给出了总线接口的总体设计方案,考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后,重点介绍了基于FPGA的BC、RT、MT三种类型终端设计,最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用,对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述,在此基础之上采用专门的综合软件对设计进行了综合优化,在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作,能处理多种消息格式的传输,并具有较强的检错能力。 最后设计了总线接口芯片测试系统,选择TMS320LF2407作为主处理器,测试主要包括主处理器的自发自收验证,加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间: 2013-06-04
上传用户:ayfeixiao