便携式B型超声诊断仪具有无创伤、简便易行、相对价廉等优势，在临床中越来越得到广泛的应用。它将超声波技术、微电子技术、计算机技术、机械设计与制造及生物医学工程等技术融合在一起。开展该课题的研究对提高临床诊断能力和促进我国医疗事业的发展具有重要的意义。 便携式B型超声诊断仪由人机交互系统、探头、成像系统、显示系统构成。其基本工作过程是：首先人机交互系统接收到用户通过键盘或鼠标发出的命令，然后成像系统根据命令控制探头发射超声波，并对回波信号处理、合成图像，最后通过显示系统完成图像的显示。 成像系统作为便携式B型超声诊断仪的核心对图像质量有决定性影响，但以前研制的便携式B型超声诊断仪的成像系统在三个方面存在不足：第一、采用的是单片机控制步进电机，控制精度不高，导致成像系统采样不精确；第二、采用的数字扫描变换算法太粗糙，影响超声图像的分辨率；第三、它的CPU多采用的是51系列单片机，测量速度太慢，同时也不便于系统升级和扩展。 针对以上不足，提出了基于FPGA的B型超声成像系统解决方案，采用Altera公司的EP2C5Q208C8芯片实现了步进电机步距角的细分，使电机旋转更匀速，提高了采样精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA内实现数字扫描变换，提高了图像分辨率；人机交互系统采用S3C2410-AL作为CPU，改善了测量速度和系统的扩展性。 通过对系统硬件电路的设计、制作，软件的编写、调试，结果表明，本文所设计的便携式B型超声成像系统图像分辨率高、测量速度快、体积小、操作方便。本文所设计的便携式B型超声诊断仪可在野外作业和抢险（诸如地震、抗洪）中发挥作用，同时也可在乡村诊所中完成对相关疾病的诊断工作。
上传时间： 2013-05-18
上传用户：helmos
基于FPGA的B超数据采集功能，根据输入图像的束同步与帧同步信号，采用中断控制进入FIFO的图像数据的读写操作！
上传时间： 2013-12-19
上传用户：waitingfy
超声理论与技术的快速发展，使超声设备不断更新，超声检查已成为预测和评价疾病及其治疗结果不可缺少的重要方法。超声诊断技术不仅具有安全、方便、无损、廉价等优点，其优越性还在于它选用诊断参数的多样性及其在工程上实现的灵活性。 全数字B超诊断仪基于嵌入式ARM9+FPGA硬件平台、LINUX嵌入式操作系统，是一种新型的、操作方便的、技术含量高的机型。它具有现有黑白B超的基本功能，能够对超声回波数据进行灵活的处理，从而使操作更加方便，图象质量进一步提高，并为远程医疗、图像存储、拷贝等打下基础，是一种很有发展前景、未来市场的主打产品。全数字B型超声诊断仪的基本技术特点是用数字硬件电路来实现数据量极其庞大的超声信息的实时处理，它的实现主要倚重于FPGA技术。现在FPGA已经成为多种数字信号处理（DSP）应用的强有力解决方案。硬件和软件设计者可以利用可编程逻辑开发各种DSP应用解决方案。可编程解决方案可以更好地适应快速变化的标准、协议和性能需求。 本论文首先阐述了医疗仪器发展现状和嵌入式计算机体系结构及发展状况，提出了课题研究内容和目标。然后从B超诊断原理及全数字B超诊断仪设计入手深入分析了B型超声诊断仪的系统的硬件体系机构。对系统的总体框架和ARM模块设计做了描述后，接着分析了超声信号进行数字化处理的各个子模块、可编程逻辑器件的结构特点、编程原理、设计流程以及ARM处理模块和FPGA模块的主要通讯接口。接着，本论文介绍了基于ARM9硬件平台的LINUX嵌入式操作系统的移植和设备驱动的开发，详细描述了B型超声诊断仪的软件环境的架构及其设备驱动的详细设计。最后对整个系统的功能和特点进行了总结和展望。
上传时间： 2013-05-28
上传用户：sssnaxie
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
关于xilinx的fpga设计，华为公司内部资料，不是随便可以看的到得。
上传时间： 2013-08-05
上传用户：wanglf7409
基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。
标签： DDRSDRAM Verilog Xilinx FPGA
上传时间： 2013-08-07
上传用户：ainimao
Xilinx FPGA Design Tutorial
标签： Tutorial Xilinx Design FPGA
上传时间： 2013-08-07
上传用户：一诺88
非常不错的Xilinx FPGA技术的高级教程\r\n
上传时间： 2013-08-08
上传用户：netwolf
详细介绍了 关于xilinx FPGA的内部结构，熟悉内部结构对于编写高效的代码有十分重要的作用
上传时间： 2013-08-09
上传用户：dumplin9
文章介绍了系统的硬件电路原理与具体实现方法，其中主要包括载波恢\r\n复电路，PN 码捕获电路和跟踪电路，并针对Xilinx 公司FPGA 的特点，对各电\r\n路的实现进行优化设计，在不影响系统稳定性和精度的前提下，减少硬件资源\r\n消耗，提高硬件利用率。设计利用Verilog 硬件描述语言完成，通过后仿真验证\r\n电路正确性，并给出综合结果。
上传时间： 2013-08-09
上传用户：qiaoyue
