对文本内的字符进行加密（重编码）。（由于是早期编写的，所以代码风格不是很好，但算法是不错的）
上传时间： 2013-12-24
上传用户：ikemada
自动增益控制 FPGA代码，使用verilog编写，可供参考
标签： 自动增益控制
上传时间： 2015-12-17
上传用户：lijiying5815
c语言的编程规范，可以参考。规范自己代码风格。
上传时间： 2022-04-22
上传用户：
第41讲 Tcl在Vivado中的应用（7）：非工程模式下的设计流程管理第40讲 Tcl在Vivado中的应用（6）：工程模式下的设计流程管理第39讲 Tcl在Vivado中的应用（5）：使用Xilinx Tcl Store第38讲 Tcl在Vivado中的应用（4）：嵌入自定义Tcl命令第37讲 Tcl在Vivado中的应用（3）：使用Hook Script第36讲 Tcl在Vivado中的应用（2）：定制报告第35讲 Tcl在Vivado中的应用（1）：编辑网表第34讲 利用Vivado IP Integrator进行设计开发第33讲 功耗估计和优化第32讲 UltraFast设计方法学（11）：时序收敛之10个时序收敛技巧第31讲 UltraFast设计方法学（10）：时序收敛之时序约束基本准则第30讲 UltraFast设计方法学（9）：理解实现策略第29讲 UltraFast设计方法学（8）：在Vivado中使用设计规则检查第28讲 UltraFast设计方法学（7）：如何管理IP约束第27讲 UltraFast设计方法学（6）：定义时钟分组第26讲 UltraFast设计方法学（5）：时序约束第25讲 UltraFast设计方法学（4）：RTL代码风格（2）第24讲 UltraFast设计方法学（3）：RTL代码风格（1）第23讲 UltraFast设计方法学（2）：时钟第22讲 UltraFast设计方法学（1）：初识UltraFast第21讲 综合后的设计分析（2）：时序分析第20讲 综合后的设计分析（1）：资源与扇出分析第19讲 约束的优先级第18讲 设置伪路径第17讲 设置多周期路径约束第16讲 虚拟时钟第15讲 设置输出延时约束第14讲 设置输入延时约束第13讲 创建基本时钟周期约束第12讲 时序分析中的基本概念和术语第11讲 与Vivado设计流程相关的一些技巧第10讲 输入/输出和时钟规划第9讲 编程与调试第8讲 Vivado里最常用的5个Tcl命令第7讲 增量实现第6讲 实现第5讲 综合的基本设置和综合属性第4讲 基于ModelSim的逻辑仿真（DEMO工程文件与第三讲一致！）第3讲 基于XSim的逻辑仿真第2讲 用三个DEMO讲解如何在设计中使用IP
标签： vivado
上传时间： 2022-06-13
上传用户：jason_vip1
内容简介本书以宏晶公司的sTc89c52C单片机为蓝本，由浅入深，并结合SmartM51开发板系统地介绍单片机的原理与结构、开发环境的使用、各种功能器件的应用。本书主要特色是边学边做，不是单纯的理论讲解，各章节中规中矩，遵循由简到繁、循序渐进的编排方式。本书大部分的内容均来自本人的项目经验，因而许多c语言代码能够直接应用到工程项目中去，且代码风格良好。书中还介绍了USB通信、网络通信、数据校验、深入编程等，而这些内容在很多同类型书籍中并不具备，恰恰也是踏出社会工作经常要接触的。其中配套的光盘提供各实验的演示视频和实例代码，可使读者在短时间内迅速掌握单片机的应用技巧，并可向读者提供配套的单片机开发板。本书既可以作为大学本、专科单片机课程教材，又可以作为相关技术人员的参考与学习。俗语有说：“师父领进门，悟性靠徒弟”，最后衷心希望本书能对单片机应用推广起到一定的作用。
上传时间： 2022-06-24
上传用户：
用于FPGA的N+0.5分频代码，可以用来进行非整数分频！
上传时间： 2013-08-06
上传用户：weixiao99
基于FPGA流水线CPU控制器的设计与实现：在FPGA上设计并实现了一种具有MIPS风格的CPU硬布线控制器。
上传时间： 2013-08-06
上传用户：qw12
基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。
标签： DDRSDRAM Verilog Xilinx FPGA
上传时间： 2013-08-07
上传用户：ainimao
通过EMIF连接fpga与dsp的代码
上传时间： 2013-08-07
上传用户：a155166
关于fpga的代码，可以参考的看看，也许有帮助
上传时间： 2013-08-07
上传用户：hoperingcong
