FPGA编程

介绍了被动雷达探测系统测向方法,提出了被动测向系统信号处理器的设计方法. 采用DSP(数字信号处理器) + FPGA(现场可编程门阵列) 结构,使得系统的处理速度大大提高,而且集成度高、可靠性好、

介绍了被动雷达探测系统测向方法,提出了被动测向系统信号处理器的设计方法. 采用DSP(数字信号处理器) + FPGA(现场可编程门阵列) 结构,使得系统的处理速度大大提高,而且集成度高、可靠性好、使用灵活,具有很强的应用价值和参考价值.

标签： FPGA DSP 被动

上传时间： 2013-12-23

上传用户：as275944189
以两片由TI 公司生产的数字信号处理器TMS320C6203B 为核心,用可编程逻辑阵列CPLD 进行逻辑控制,采用现场可编程门阵列FPGA 作图像的预处理和进行双数字信号处理器(DSP) 之间的

以两片由TI 公司生产的数字信号处理器TMS320C6203B 为核心,用可编程逻辑阵列CPLD 进行逻辑控制,采用现场可编程门阵列FPGA 作图像的预处理和进行双数字信号处理器(DSP) 之间的通讯,实现了实时相关的图像处理。此系统实时性好,可直接利用数字图像的灰度特征,在低信噪比的情况下目标跟踪点漂移小,目标跟踪能够较好地适应不同灰度分布的背景。

标签： C6203 6203B 320C 6203

上传时间： 2016-05-11

上传用户：kytqcool
基于FPGA的多波形发生器（编程环境QuartusII6.0）

基于FPGA的多波形发生器（编程环境QuartusII6.0）

标签： QuartusII FPGA 6.0 多波形

上传时间： 2014-11-17

上传用户：xmsmh
本源码经过上机调试,是CT算法在TI的CCS下编程可以在DSP硬件和软件仿真条件下运行,同时对CT算法在ARM,MIPS,PC,FPGA等上实现都有借鉴意义.搞CT等重建算法的人值得一看

本源码经过上机调试,是CT算法在TI的CCS下编程可以在DSP硬件和软件仿真条件下运行,同时对CT算法在ARM,MIPS,PC,FPGA等上实现都有借鉴意义.搞CT等重建算法的人值得一看

标签： MIPS FPGA CCS ARM

上传时间： 2013-12-19

上传用户：894898248
你相学会CPLD,FPGA,教程,快速,么,你想使用硬件编程语言么.那就看这个吧,只要5分钟.让你入门

你相学会CPLD,FPGA,教程,快速,么,你想使用硬件编程语言么.那就看这个吧,只要5分钟.让你入门

标签： CPLD FPGA 教程分

上传时间： 2014-01-16

上传用户：zhaoq123
本文主要讨论了使用EDA工具设计汉字滚动显示器的技术问题。文中首先描述了基于现场可编程门阵列（FPGA）的硬件电路；然后研究了在8×8LED发光二极管点阵上显示滚动汉字的原理

本文主要讨论了使用EDA工具设计汉字滚动显示器的技术问题。文中首先描述了基于现场可编程门阵列（FPGA）的硬件电路；然后研究了在8×8LED发光二极管点阵上显示滚动汉字的原理，并给出了基于ALTERA的参数化模型库LPM描述其功能的VHDL语言程序设计；最后对使用EDA工具软件加工被显示数据文件的方法进行了讨论。

标签： 8LED FPGA EDA 汉字

上传时间： 2016-06-08

上传用户：wmwai1314
设计了一基于现场可编程门阵列（FPGA）的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分

设计了一基于现场可编程门阵列（FPGA）的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分，分别完成移相信号的发生及其频率、相位差的预置及数字显示、发生信号的移相以及移相后信号相位差和频率的测量与显示几个功能。其中数字式移相信号发生器可以产生预置频率的正弦信号，也可产生预置相位差的两路同频正弦信号，并能显示预置频率或相位差值；相位测量仪能测量移相信号的频率、相位差的测量和显示。两个部分均采用基于FPGA的数字技术实现，使得该系统具有抗干扰能力强, 可靠性好等优点。

标签： FPGA 数字式相位测量仪现场可编程门阵列

上传时间： 2016-06-18

上传用户：zhliu007
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA)

针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。

标签： Sdram SRAM FPGA SDR

上传时间： 2013-12-18

上传用户：c12228
用verilog编程实现的基于FPGA的AD数据采集程序

用verilog编程实现的基于FPGA的AD数据采集程序

标签： verilog FPGA 编程实现数据采集

上传时间： 2014-01-07

上传用户：yoleeson
FPGA向SRAM中写入数据(VHDL编程)

FPGA向SRAM中写入数据(VHDL编程)，包含通用fifo，sram等

标签： FPGA SRAM VHDL 数据

上传时间： 2016-08-12

上传用户：赵云兴