虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

EtherCAT总线

  • LPC总线接口UART控制器FPGA实现

    随着微电子技术的快速发展,电子设备逐渐向着小型化、集成化方向发展;人们在要求设备性能不断提升的同时,还要求设备功耗低、体积小、重量轻、可靠性高。同样在我军武器装备的研制过程中,也对各武器装备都提出了新的要求,特别是针对单兵配备的便携设备,对体积、功耗、扩展性的要求更是严格。 在某手持式设备的开发项目中,需要设计一块接口板,要求实现高达8个串行口扩展以及能源管理和数字输入输出接口等功能,该接口板与处理器模块的连接总线采用LPC总线,整个手持设备除了对功能有基本的要求以外,对体积及功耗都提出了极高的要求。针对项目的具体设计要求,经过与传统设计方法的比较,决定采用FPGA来实现LPC接口及UART控制器功能。 论文的主要目标是完成LPC接口的UART控制在FPGA中的实现。对于各模块中的关键的功能部分,文中对其实现都进行了详细的说明。整个设计全部采用硬件描述语言(HDL)实现,并且采用了分模块的设计风格,具有很好的重用性。 为了在硬件平台上验证设计,还实做了FPGA验证平台,并用C语言编写了测试程序。经过验证,该方案完全实现了接口板的功能要求,并且满足体积和功耗上的要求,取得了良好的效果。 论文通过采用FPGA作为电路设计的核心,以一种新的数字电路设计方法实现电路功能;旨在通过这种方式,不断提高设备的性能并拓展设计者思想。

    标签: FPGA UART LPC 总线接口

    上传时间: 2013-05-21

    上传用户:poyao

  • 基于FPGA的PCI总线接口设计

    本文研究的主要内容是应用可编程器件FPGA来作PCI总线从模块设计.文中首先分析了可编程器件在PCI总线产品设计中的可行性和应用前景,接着对PCI总线协议作了一个系统的介绍,然后分析了PCI总线从模块接口电路的结构,提出了子电路模块的具体实现方案,最后在Xilinx ISE开发环境下采用Xilinx公司生产Spartan2E系列的器件XC2S300E来设计接口电路.并设计了验证电路板,在PC机主板上对设计进行功能验证,验证结果表明设计正确,达到了设计要求.为今后对PCI总线接口进一步的研究奠定了基础.

    标签: FPGA PCI 总线 接口设计

    上传时间: 2013-04-24

    上传用户:gxohao

  • 随机读写I2C串行总线接口电路设计

    I2C(Inter Integrated Circuits)是Philips公司开发的用于芯片之间连接的串行总线,以其严格的规范、卓越的性能、简便的操作和众多带I2C接口的外围器件而得到广泛的应用并受到普遍的欢迎。 现场可编程门阵列(FPGA)设计灵活、速度快,在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路,实现与外围I2C接口器件E2PROM进行数据通信,实现读、写等功能,传输速率实现为100KBps。在Modelsim6.0仿真软件环境中进行仿真,在Xilinx公司的ISE9.li开发平台上进行了下载,搭建外围电路,用Agilem逻辑分析仪进行数据采集,分析测试结果。 首先,介绍了微电子设计的发展概况以及设计流程,重点介绍了HDL/FPGA的设计流程。其次,对I2C串行总线进行了介绍,重点说明了总线上的数据传输格式并对所使用的AT24C02 E2PROM存储器的读/写时序作了介绍。第三,基于Verilog _HDL设计了随机读/写的I2C接口电路、测试模块和显示电路;接口电路由同步有限状态机(FSM)来实现;测试模块首先将数据写入到AT24C02的指定地址,接着将写入的数据读出,并将两个数据显示在外围LED数码管和发光二极管上,从而直观地比较写入和输出的数据的正确性。FPGA下载芯片为Xilinx SPARTAN Ⅲ XC3S200。第四,用Agilent逻辑分析仪进行传输数据的采集,分析数据传输的时序,从而验证电路设计的正确性。最后,论文对所取得的研究成果进行了总结,并展望了下一步的工作。

    标签: I2C 随机 读写 串行总线接口

    上传时间: 2013-06-08

    上传用户:再见大盘鸡

  • 1553B总线接口技术研究及实现

    本文在深入研究MIL-STD-1553B总线传输协议以及国外协议芯片设计方法的基础上,结合目前较流行的EDA技术,基于Xilinx公司Virtex-II系列FPGA完成了1553B总线接口协议设计实现,并自行设计实验板将所做的设计进行了验证。论文从专用芯片实现的具体功能出发,结合自顶向下的设计思想,给出基于FPGA的总线接口协议设计的总体方案,并根据功能的需求完成了模块化设计。文章重点介绍基于FPGA的总线控制器(BC)、远程终端(RT)、总线监视器(MT)三种类型终端设计,详细给出其设计逻辑框图、引脚说明及关键模块的仿真结果,最终通过工作方式选择信号以及其它控制信号将三种终端结合起来以达到通用接口的功能。本设计使用硬件描述语言(VHDL)进行描述,在此基础上使用Xilinx专用开发工具对设计进行综合、布局布线等,最终下载到FPGA芯片XC2V2000中进行实现。 文章最后通过自行搭建的硬件平台对所做的设计进行详细的测试验证,选择ADSP21161作为主处理器,对。FPGA芯片进行初始化配置以及数据的输入输出控制,同时利用示波器观测FPGA的输出,完成系统的硬件测试。测试结果表明本文的设计方案是合理、可行的。

    标签: 1553B 总线接口 技术研究

    上传时间: 2013-08-03

    上传用户:kennyplds

  • 基于FPGA的PCI总线接口控制器的设计

    为了满足外围设备之间、外围设备与主机之间高速数据传输,Intel公司于1991年提出PCI(Peripheral Component Interconnect)总线的概念,即周边器件互连。因为PCI总线具有极高的数据传输率,所以在数字图形、图像和语音处理以及高速数据采集和处理等方面得到了广泛的应用。 本论文首先对PCI总线协议做了比较深刻的分析,从设计要求和PCI总线规范入手,采用TOP-DOWN设计方法完成了PCI总线接口从设备控制器FPGA设计的功能定义:包括功能规范、性能要求、系统环境、接口定义和功能描述。其次从简化设计、方便布局的角度考虑,完成了系统的模块划分。并结合设计利用SDRAM控制器来验证PCI接口电路的性能。 然后通过PCI总线接口控制器的仿真、综合及硬件验证的描述介绍了用于FPGA功能验证的硬件电路系统的设计,验证系统方案的选择,并描述了PCI总线接口控制器的布局布线结果以及硬件验证的电路设计和调试方法。通过编写测试激励程序完成了功能仿真,以及布局布线后的时序仿真,并设计了PCB实验板进行测试,证明所实现的PCI接口控制器完成了要求的功能。 最后,介绍了利用驱动程序开发工具DDK软件进行软件设计与开发的过程。完成系统设计及模块划分后,使用硬件描述语言(VHDL)描述系统,并验证设计的正确性。

    标签: FPGA PCI 总线接口 控制器

    上传时间: 2013-07-15

    上传用户:1134473521

  • PCI总线图像采集卡的设计与实现

    图像采集系统是数字图像信号处理过程中不可缺少的重要部分,它将前端相机所捕获的模拟信号转化为数字信号,或者直接从数字相机中获取数字信号,然后通过高速的计算机总线传回计算机,凭借计算机的强大的运算、数据存储与处理等操作能力,可以方便快捷地对信号进行分析处理,具有人机友好、功能灵活、可移植性强等优点。随着对数据传送速度要求的提高,PCI总线以其高的数据传输率,即插即用,低功耗等众多优点,得到广泛的应用。本文针对PCI总线接口电路使用的广泛性,介绍了PLX公司桥接芯片PCI9054主模式的工作原理和中断机制,采用可编程逻辑器件FPGA实现与PCI9054的本地接口的信号转换,给出了逻辑实现方案和仿真图。本文针对FPGA中各功能模块的逻辑设计进行了详细分析,并对每个模块都给出了精确的仿真结果。同时,文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法,并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。在文章的软件设计部分介绍了WinDriver驱动开发工具,利用WinDriver工具,在WindowsXP系统下实现设备的驱动程序开发,完成主模式数据传输和设备中断的功能。

    标签: PCI 总线 图像采集 卡的设计

    上传时间: 2013-06-03

    上传用户:com1com2

  • 基于FPGA的航电总线适配器设计

    本文内容来源于实际工程项目,属于FPGA技术在航空电子系统中的应用范畴。该项目的主要任务是通过设计—总线适配器将嵌入式航路控制器接入航电总线,使之成为航空电子系统的一部分。本文主要介绍航电总线适配器的设计,包括总线适配器接口协议分析、系统总体规划、主控制器的FPGA实现、硬件设计和软件设计等内容。 首先,本立在对项目背景、项目需求和总线适配器接口协议进行分析的基础上,规划了系统的总体结构。并且根据此系统结构制定了相应的转换协议,以规范数据传输。其次,根据系统设计要求选择主控制器和外围器件,并以此搭建硬件平台,完成系统硬件设计。本部分内容包括主控制器的FPGA实现分析以及系统硬件各功能模块如MIL-STD-1553B协议控制器模块、RS-422电平转换模块、FPGA配置模块和电源模块等的设计。最后介绍了系统的软件开发,此部分主要完成了软件的总体设计、功能模块的划分以及各功能模块的软件实现,包括BU-61580接口模块、异步串口模块和协议控制模块等的具体设计。

    标签: FPGA 总线 适配器

    上传时间: 2013-05-22

    上传用户:小强mmmm

  • 基于FPGA的I2C总线控制器的设计

    本文利用Verilog HDL语言在FPGA上实现IC总线的规范,又简要介绍了Quartus Ⅱ设计环境和设计方法,以及FPGA的设计流程。在此基础上,重点介绍了I

    标签: FPGA I2C 总线控制器

    上传时间: 2013-04-24

    上传用户:ajaxmoon

  • 基于FPGA的PCI总线接口桥接逻辑

    随着信息技术的发展,数字信号的采集与处理在科学研究、工业生产、航空航天、医疗卫生等部门得到越来越广泛的应用,这些应用中对数字信号的传输速度提出了比较高的要求。传统的基于ISA总线的信号传输效率低,严重制约着系统性能的提高。 PCI总线以其高性能、低成本、开放性、软件兼容性等众多优点成为当今最流行的计算机局部总线。但是,由于PCI总线硬件接口复杂、不易于接入、协议规范比较繁琐等缺点,常常需要专用的接口芯片作为桥接,为了解决这一系列问题,本文提出了一种基于FPGA的PCI总线接口桥接逻辑的实现方案,支持PCI突发访问方式,突发长度为8至128个双字长度,核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8,容量为6000个逻辑宏单元,速度为-8,编译后系统速度可以达到80MHz,取得了良好的效果。 基于FPGA的PCI总线接口桥接逻辑的核心是PCI接口模块。在硬件方面,特别讨论了PCI接口模块、地址转换模块、数据缓冲模块、外部接口模块和SRAM DMA控制模块等五个功能模块的设计方案和硬件电路实现方法,着重分析了PCI接口模块的数据传输方式,采用模块化的方法设计了内部控制逻辑,并进行了相关的时序仿真和逻辑验证,硬件需要软件的配合才能实现其功能,因此设备驱动程序的设计是一个重要部分,论文研究了Windows XP体系结构下的WDM驱动模式的组成、开发设备驱动程序的工具以及开发系统实际硬件的设备驱动程序时的一些关键技术。 本文最后利用基于FPGA的PCI总线接口桥接逻辑中的关键技术,对PCI数据采集卡进行了整体方案的设计。该系统采用Altera公司的cyclone Ⅱ系列FPGA实现。

    标签: FPGA PCI 总线接口 桥接

    上传时间: 2013-05-22

    上传用户:彭玖华

  • 基于FPGA的精确时钟同步方法研究

    在工业控制领域,多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展,国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性,而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术,适用于所有通过支持多播的局域网进行通讯的分布式系统,特别适合于以太网,但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来,占用最少的网络和局部计算资源,在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法,如NTP协议,由于其实现机理的限制,其同步精度最好只能达到毫秒级;基于嵌入式软件的时钟同步方法,将时钟同步模块放在操作系统的驱动层,其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求,但是对于运动控制等需求高精度定时的系统来说,这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素,很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法,以IEEE 1588作为时钟同步协议,以Ethernet作为底层通讯网络,以嵌入式软件形式实现TCP/IP通讯,以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点,通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段,相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步,并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。

    标签: FPGA 时钟同步 方法研究

    上传时间: 2013-07-28

    上传用户:heart520beat