一个嵌入式RISC CPU 的Verilog 设计源码,可综合。内含详细的设计文挡。
上传时间: 2015-04-16
上传用户:tianjinfan
SystemC片上系统设计的源代码: 书籍介绍: SystemC是被实践证明的优秀的系统设计描述语言,它能够完成从系统到门级、从软件到硬件、从设计到验证的全部描述。SystemC 2.01已作为一个稳定的版本提交到IEEE,申请国际标准。 本书为配合清华大学电子工程系SystemC相关课程的教学而编写。全书分9章,内容包括:硬件描述语言的发展史;SystemC出现的历史背景和片上系统设计方法学概述;SystemC的基本语法;SystemC的寄存器传输级设计和SystemC的可综合语言子集,以及根据作者设计经历归结的RTL设计准则和经验;接口、端口和通道等SystemC行为建模实例——片上总线系统;SystemC与VHDL/Verilog HDL的比较;SystemC的验证标准和验证方法学;SystemC开发工具SystemC_win、WaveViewer等,以及使用MATLAB进行SystemC算法模块的验证。每一章都精心编写了课后习题以配合教学的需要。 本书可作为大学电子设计自动化(EDA)相关课程教材,也可供电子工程技术人员作为SystemC设计、应用开发的技术参考书。本书丰富的实例源代码特别适合初学者根据内容实际运行、体会,举一反三,以掌握SystemC进行应用系统设计。
上传时间: 2014-11-29
上传用户:qoovoop
用verilog实现滤波器的功能,通过软件综合仿真,在利用FPGA实现
上传时间: 2013-12-14
上传用户:lanhuaying
ALTERA sdram vhdl与verilog参考设计
上传时间: 2014-01-03
上传用户:赵云兴
用verilog写的很好的cpu core
上传时间: 2015-04-17
上传用户:海陆空653
初学verilog HDL时 找的好资料 大家共享
上传时间: 2015-04-19
上传用户:wfeel
一个很好的利用verilog编程实现的cpu程序,一定要好好利用。
上传时间: 2015-04-20
上传用户:luopoguixiong
是verilog例子。初级适用。包括了简单的例子。
标签: verilog
上传时间: 2013-12-25
上传用户:lixinxiang
Verilog HDL程序,对硬件开发有兴趣或需要的朋友赶快down下来
上传时间: 2014-12-09
上传用户:com1com2
openaccess与verilog互相转化时所用的源代码,在安装了openaccess的windows和linux上都可以使用。
标签: openaccess verilog 转化 源代码
上传时间: 2015-04-23
上传用户:maizezhen