jepg verilog example
标签： example verilog jepg
上传时间： 2013-08-22
上传用户：旗鱼旗鱼
这是一个关于晶震的一个verilog 源代码,希望对新手有用
标签： verilog 源代码
上传时间： 2013-08-23
上传用户：大灰狼123456
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核，对学习arm和FPGA开发有帮助。
标签： verilog fpga arm9 arm
上传用户：xlcky
这是我写的一个关于fpga verilog的程序希望有对初学着有帮助
标签： verilog fpga 程序
上传用户：gundamwzc
多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码
标签： Verilog vhdl 程序
上传时间： 2013-08-26
上传用户：athjac
fpga-jpeg-verilog在fpga平台使用verilog语言进行jpeg算法实现
标签： fpga-jpeg-verilog verilog fpga jpeg
上传时间： 2013-08-28
上传用户：zoudejile
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
标签： Verilog DDS 正弦信号发生器 模块
上传用户：asdfasdfd
EDA\\FPGA设计入门\\Farsight060724FPGA-2.rar 这个东西对初学EDA设计的人很有用
标签： FPGA EDA
上传时间： 2013-08-29
上传用户：hgmmyl
verilog HDL 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10
标签： verilog HDL PWM 编写
上传时间： 2013-08-30
上传用户：aa54
dds设计，花了一个星期做的,verilog写的，可生成多种波形，频率范围可上M,性能不错。
标签： Verilog dds 波形 语言
上传用户：wentianyou
