利用vhdl语言编程实现的pn码产生.在quartus ii中通过
上传时间: 2013-12-12
上传用户:ryb
该程序是用quartus II作为开发工具,用verilog语言编写,实现helloworld的实例。对初学者很有意义
上传时间: 2014-12-22
上传用户:wpwpwlxwlx
该程序是用quartus II作为开发工具,用verilog语言编写,实现全加器功能的实例。对初学者很有意义
上传时间: 2016-07-12
上传用户:cxl274287265
SOPC实验--Hello World实验:启动Quartus II软件,选择File→New Project Wizard,在出现的对话框中填写项目名称 2、 点击Finish,然后选择“是”。选择Assignments→Device,改写各项内容。Family改为CycloneII,根据实验板上的器件选择相应的器件,本实验选择EP2C5T144C8,点击对话框中的Device & Pin Options,在Configuration中,选项Use Configuration Device为EPCS1,选项Unused Pins为As inputs,tri-stated.
上传时间: 2014-01-13
上传用户:梧桐
利用Verilog实现交通灯控制 Quartus II平台实现仿真
上传时间: 2014-12-07
上传用户:2404
Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
上传时间: 2014-01-20
上传用户:英雄
Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
上传时间: 2013-12-18
上传用户:gaome
流水灯 Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
上传时间: 2014-01-18
上传用户:zhuimenghuadie
PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形
上传时间: 2014-11-12
上传用户:小草123
使用Quartus II设计FPGA的应用设计实例 “\Example-b3-1\uart_regs\src”目录下为设计源文件 “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块 “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件 “\Example-b3-1\uart_regs\sim\parsim”目录下为时序仿真文件 “\Example-b3-1\uart_regs\dev”目录下为工程文件(包含了约束、综合、布局布线的过程文件和结果文件)
标签: Example-b 61548 uart_regssrc Quartus
上传时间: 2016-07-18
上传用户:wlcaption