本白皮书主要介绍 Spartan®-6 FPGA 如何满足大批量系统的需求。包括经济高效地驱动商用存储器芯片、构建芯片间的高性能接口、创新型节电模式，这些只是高性能、低功耗、低成本 Spartan-6 FPGA 解决诸多问题的一部分。
上传时间： 2013-11-13
上传用户：bibirnovis
研究了一种采用FPGA将高清数字电视信号转换为标清数字电视信号的方法,利用重采样等技术降低了图像中每行的有效像素和垂直行,完成了HD-SDI到SD-SDI的下变换。设计实现简单,目前已运用于实际工程当中。
上传时间： 2014-11-29
上传用户：mickey008
Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.
上传时间： 2013-10-22
上传用户：liu999666
Xilinx Next Generation 28 nm FPGA Technology Overview Xilinx has chosen 28 nm high-κ metal gate (HKMG) highperformance,low-power process technology and combined it with a new unified ASMBL™ architecture to create a new generation of FPGAs that offer lower power and higher performance. These devices enable unprecedented levels of integration and bandwidth and provide system architects and designers a fully programmable alternative to ASSPs and ASICs.
上传时间： 2014-12-28
上传用户：zhang97080564
本白皮书分析了业界对更高速率接口（尤其是100 GbE）的迫切需求、向平台添加 100 GbE 时系统架构师所面临的重大风险和问题，并评介几种实现方案，这些方案显示出 FPGA 在解决这些难题方面具有何等独特的地位。
上传时间： 2013-10-25
上传用户：851197153
本文着重介绍了 Xilinx Platform Flash PROM 如何帮助系统和电路板设计人员简化 FPGA 配置设计。用于配置 FPGA 的可选解决方案有很多，但它们通常都需要大量的前期设计工作和时间。Platform Flash 是为配置 Xilinx FPGA 专门设计的一款包括硬件和软件支持在内的整体解决方案。
上传时间： 2013-11-04
上传用户：ifree2016
PLD、FPGA优秀设计的十条戒律, 该文浅显易懂的介绍了一个优秀设计必须考虑的问题，给出了设计方法和建议。仔细阅读和消化本文，对提高PLD/FPGA设计水平大有裨益
上传时间： 2013-11-23
上传用户：tsfh
赛灵思选用 28nm 高介电层金属闸 (HKMG) 高性能低 功耗技术，并将该技术与新型一体化 ASMBLTM 架构相结合，从而推出能降低功耗、提高性能的新一代FPGA。这些器件实现了前所未有的高集成度和高带宽，为系统架构师和设计人员提供了一种可替代 ASSP和 ASIC 的全面可编程解决方案。
上传时间： 2013-10-10
上传用户：TF2015
FPGAs have changed dramatically since Xilinx first introduced them just 15 years ago. In thepast, FPGA were primarily used for prototyping and lower volume applications; custom ASICswere used for high volume, cost sensitive designs. FPGAs had also been too expensive and tooslow for many applications, let alone for System Level Integration (SLI). Plus, the development
标签： Methodology Design Reuse FPGA
上传时间： 2013-10-23
上传用户：旗鱼旗鱼
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上传时间： 2013-11-19
上传用户：yyyyyyyyyy
