基于stm32f103ze+WS2812b可调控RGB灯，使用spI+DMa进行调光
上传时间： 2022-05-21
上传用户：默默
特点:o ARM® Cortex®-M4 CPU 平台o 高达150MHz 的高性能Cortex®-M4 处理器o 集成FPU 和MPUo 内存o 512KB 片上SRAMo 2KB 至512KB 可编程保持存储区o 闪存o 1MB 集成闪存o 原地执行NOR 闪存接口，在闪存中执行时接近0 等待状态o 供电和复位管理系统o 片上稳压器，支持1.7V-3.6V 输入o 上电复位（POR）o 时钟管理o 10-30MHz 晶体振荡器o 内部16MHz RCo 32kHz 晶体振荡器o 内部32kHz RCo 具有可编程输出频率的低功耗PLLo 通用DMa：具有硬件流控制的8 通道DMa 控制器o 安全o 使用TRNG（真随机数发生器）的简单加密引擎o 定时器/计数器o 1x 系统节拍定时器o 4x 32 位定时器o 1x 看门狗定时器o 功耗（待确认）o 满载：待定uA/MHz @ 25°Co 运行：待定uA /MHz @ 25°Co 停止：待定@ 25°Co 保留：待定@ 25°C，32kB 保留存储器o 待机：待定@ 25°C，内部32kHz RCo 12 位逐次逼近寄存器（SAR）ADCo 每秒最多2M 样本o 可通过8:1 多路复用器选择输入o 1 个带有集成PHY 的USB 2.0 高速双角色端口o 两个SD / SDIO 主机接口o SD/SDIO 2.0 模式：时钟高达50MHzo LCD 控制器o 分辨率高达480x320o 6800 和8080 异步模式（8 位）o JTAG 调试功能o 3 个PWM（6 个输出），3 个捕捉和3 个QEP 模块o 4x UART，带有HW 流控制，最高可达4Mbpso 3x I2C，支持Fast Mode+（1000kbps）o 2x I2S 接口o 3x SPI 主器件高达25MHz，1x SPI 从器件高达10MHzo 32 个GPIOo 68 引脚QFN 封装o 温度范围：-40 至85°C4.1 带FPU 内核的ARM®CORTEX®-M4带有FPU 处理器的ARM®Cortex®-M4 是一款32 位RISC 处理器，具有出色的代码和功率效率。它支持一组DSP 指令，以允许高效执行信号处理算法，非常适合于可穿戴和其他嵌入式市场。集成的单精度FPU（浮点单元）便于重用第三方库，从而缩短开发时间。内部内存保护单元（MPU）用于管理对内的访问，以防止一个任务意外破坏另一个活动任务使用的内存。集成紧密耦合的嵌套向量中断控制器，提供多达16 个优先级。4.2 系统内存Bock 包含512kB 零等待状态SRAM，非常适合于当今算法日益增长的需求。同时，内存被细分为更小的区，从而可以单独地关闭以降低功耗。4.3 闪存和XIP 单元提供1MB 的集成NOR 闪存，以支持CPU 直接执行。为了提高性能，XIP 单元具有集成的缓存系统。缓冲内存与系统内存共享。与从系统内存运行性能相比，XIP 单元使得许多应用程序的运行接近100％。4.4 ROM集成ROM 固件包含通过NOR 闪存正常引导所需的引导加载程序，支持用于批量生产的闪存编程，还包括用于调试目的的UART 和USB 启动功能。
标签： tg401
上传时间： 2022-06-06
上传用户：qdxqdxqdxqdx
zynq系列内容非常丰富的一本书第1章Zynq-7000 SoC设计导论第2章AMBA协议规范第3章Zynq-7000系统公共资源及特性第4章Zynq调试和测试子系统第5章Cortex-A9处理器及指令集第6章Cortex-A9片上存储器系统结构和功能第7章Zynq-7000 SoC的Vivado基本设计流程第8章ARM GPIO的原理和控制实现第9章Cortex-A9异常与中断原理及实现第10章Cortex-A9定时器原理及实现第11章Cortex-A9 DMa控制器原理及实现第12章Cortex-A9安全性扩展第13章Cortex-A9 NEON原理及实现第14章Cortex-A9外设模块结构及功能第15章Zynq-7000内的可编程逻辑资源第16章Zynq-7000内的互联结构第17章Zynq-7000 SoC内定制简单AXI-Lite IP第18章Zynq-7000 SoC内定制复杂AXI LITE IP第19章Zynq-7000 AXI HP数据传输原理及实现第20章Zynq-7000 ACP数据传输原理及实现第21章Zynq-7000软件和硬件协同调试原理及实现第22章Zynq-7000 SoC启动和配置原理及实现第23章Zynq-7000 SoC内XADC原理及实现第24章Linux开发环境的构建第25章构建Zynq-7000 SoC内Ubuntu硬件运行环境第26章构建Zynq-7000 SoC内Ubuntu软件运行环境第27章Linux环境下简单字符设备驱动程序的开发第28章Linux环境下包含中断机制驱动程序的开发第29章Linux环境下图像处理系统的构建
上传时间： 2022-06-10
上传用户：GGMD
第9章 通用IO接口.wmv 32.3M第8章 嵌入式系统UC OS-Ⅱ.wmv 27.9M第7章 嵌入式实时操作系统FREERTOS.wmv 44M第6章 基于ARM CORTEX-M3的STM32应用编程.wmv 32.9M第5章 ARM CORTEX-M3指令集.wmv 26M第4章 搭建ARM嵌入式开发平台.wmv 48.9M第3章 ARM处理器构架.wmv 42.7M第2章 嵌入式操作系统简介.wmv 43.9M第23章 嵌入式系统UC OS-Ⅱ的移植.wmv 18.5M第22章 嵌入式实时操作系统FREERTOS的移植.wmv 17.8M第21章 电源控制(PWR).wmv 25.7M第20章 DMa控制器.wmv 18.2M第1章 嵌入式系统开发概述.wmv 40.5M第19章 备份寄存器(BKP).wmv 16.1M第18章 看门狗系统.wmv 20.7M第17章 时钟控制系统.wmv 32.6M第16章 高级控制定时器系统.wmv 45.9M第15章 通用定时器系统.wmv 35.2M第14章 同步串行通信接口.wmv 35.5M第13章 异步串行通信接口.wmv 38.7M第12章 中断系统.wmv 33M第11章 ADC系统.wmv 50.4M第10章 FLASH.wmv 23.6M
标签： 嵌入式
上传时间： 2022-06-14
上传用户：hao123
将STM32的I2S口配置成32BIT/64fs格式的数据，以48k/44.1k/16k等可配置速率输出。程序中包含了CAN接收，ADC内容控制输出频率和音量，DMa模式I2S输出等内容。此程序已经经过验证。
上传时间： 2022-06-15
上传用户：zinuoyu
本文主要由7 项内容介绍SPI并会在最后附上测试源码供参考：1. SPI的通信协议2. SPI通信初始化(以STM32为从机， LPC1114为主机介绍)3. SPI的读写函数4. SPI的中断配置5. SPI的SMA操作6. 测试源码7. 易出现的问题及原因和解决方法一、SPI的通信协议SPI（Serial Peripheral Interface）是一种串行同步通讯协议，由一个主设备和一个或多个从设备组成，主设备启动一个与从设备的同步通讯，从而完成数据的交换。SPI 接口一般由4 根线组成， CS片选信号（有的单片机上也称为NSS），SCLK时钟信号线， MISO数据线（主机输入从机输出），MOSI数据线（主机输出从机输入） ，CS 决定了唯一的与主设备通信的从设备，如没有CS 信号，则只能存在一个从设备，主设备通过产生移位时钟信号来发起通讯。通讯时主机的数据由MISO输入，由MOSI输出，输入的数据在时钟的上升或下降沿被采样，输出数据在紧接着的下降或上升沿被发出（具体由SPI的时钟相位和极性的设置而决定） 。二、以STM32为例介绍SPI通信1. STM32f103 带有3 个SPI模块其特性如下：2 SPI
上传时间： 2022-06-22
上传用户：ddk
一、STM32CubeMX 相关配置如下图1、配置TX和RX管脚。选着异步通讯2、设置基本参数3、进入配置界面配置DMa 将RX配置为循环模式， TX 配置为正常模式4、点击自动生成代码5、简单通讯代码如下5、Keil 相关配置最后点击调试最后演示结果：
上传时间： 2022-06-24
上传用户：moh2000
pwm+DMa的方式控制，实现全彩变化。
上传时间： 2022-07-02
上传用户：zhaiyawei
MT2625 DatasheetVersion: 1.2Release date: 31 January 2018NB-IoT transceiver• Compliant with 3GPP R13/R14 NB-IoT standard• Supports DL 200kHz bandwidth/UL single tone and multi-tone• Supported RF bands: B1/B2/B3/B5/B8/B11/B12/B13/B17/B18/B19/B20/B21/B25/B26/B28/B31/B66/B70/B71• Supports PSM and eDRX modeMicrocontroller subsystem• ARM® Cortex®-M4 with FPU and MPU• 14 DMa channels• One RTC timer, one 64-bit and five 32-bit general purpose timers• Development support: SWD, JTAG• Crypto engineo AES 128, 192, 256 bitso DES, 3DESo MD5, SHA-1, 224, 256, 384, 512• True random number generator• JTAG password protection
标签： MT2625
上传时间： 2022-07-04
上传用户：hxd
1.深入研究PCIe和千兆以太网，了解PCIe和千兆以太网的技术优势，具体分析PCle和千兆以太网的传输协议，详细说明PCleTLP数据包格式和以太网标2.完成PCIe DMa数据传输系统设计。设计方案主要包括两大部分，分别是FPGA端Verilog逻辑模块开发以及PC端的驱动和C应用程序开发。FPGA端基于PCle IP Core完成了发送接收引擎模块、寄存器读写控制模块和FIFO读写控制模块的设计。定义了相应模块的接口，并分析了数据传输的时序。PC端采用WinDriver进行PCle的驱动开发，并根据WinDriver提供的驱动API函数完成C应用程序的设计。3.完成千兆以太网数据传输系统设计。设计方案也主要包括两大部分，分别是FPGA端Verilog逻辑模块开发以及PC端Winpcap应用程序开发。FPGA端基于嵌入式三态以太网MACIPCore，设计了发送接收引擎模块、FIFO读写控制模块和物理接口模块。定义了相应模块的接口，并分析了数据传输经过Locallink接口和Client用户接口上的传输时序。PC端采用Winpcap提供的网络编程完成了C应用程序的设计，实现了捕获FPGA端发送的数据包以及发送原始数据包至FPGA端的功能。4.PCIe DMa数据传输系统和千兆以太网数据传输系统在Xilinx ML507开发板上进行了性能测试。记录FPGA与PC间进行读写测试的结果，验证这两个系统的可用性和稳定性，最后分析了影响系统传输速率的原因以及系统目前仍存在的不足。
上传时间： 2022-07-11
上传用户：xsr1983
