RAM读写时序实验
上传时间： 2013-10-19
上传用户：zzbbqq99n
针对大数据量的串口间通信，在常规的UART串行数据通信的基础上，结合Cortex-M3微控制器中DMA控制器的作用，实现DMA控制的UART串口数据包收发。设计链表项缓存，最终实现DMA的分散/聚集模式的数据传输过程，主要是发送过程。提高了串行数据通信过程的MCU独立性和MCU利用的效率。
上传时间： 2013-11-04
上传用户：gaome
HIGH SPEED 8051 μC CORE - Pipe-lined Instruction Architecture; Executes 70% of Instructions in 1 or 2 System Clocks - Up to 25MIPS Throughput with 25MHz System Clock - 22 Vectored Interrupt Sources MEMORY - 4352 Bytes Internal Data RAM (256 + 4k) - 64k Bytes In-System Programmable FLASH Program Memory - External Parallel Data Memory Interface – up to 5Mbytes/sec DIGITAL PERIPHERALS - 64 Port I/O; All are 5V tolerant - Hardware SMBusTM (I2CTM Compatible), SPITM, and Two UART Serial Ports Available Concurrently - Programmable 16-bit Counter/Timer Array with 5 Capture/Compare Modules - 5 General Purpose 16-bit Counter/Timers - Dedicated Watch-Dog Timer; Bi-directional Reset CLOCK SOURCES - Internal Programmable Oscillator: 2-to-16MHz - External Oscillator: Crystal, RC, C, or Clock - Real-Time Clock Mode using Timer 3 or PCA SUPPLY VOLTAGE ........................ 2.7V to 3.6V - Typical Operating Current: 10mA @ 25MHz - Multiple Power Saving Sleep and Shutdown Modes 100-Pin TQFP (64-Pin Version Available) Temperature Range: –40°C to +85°C
标签： C8051F020
上传时间： 2013-10-12
上传用户：lalalal
在深入了解Flash存储器的基础上，采用单片机自动检测存储器无效块。主要通过读取每一块的第1、第2页内容，判断该块的好坏，并给出具体的实现过程，以及部分关键的电路原理图和C语言程序代码。该设计最终实现单片机自动检测Flash坏块的功能，并通过读取ID号检测Flash的性能，同时该设计能够存储和读取1GB数据。 Abstract: On the basis of in-depth understanding the Flash chips，this paper designs a new program which using the SCM to detect the invalid block.Mainly through reading the data of the first and second page to detect the invalid block.Specific implementation procedure was given,and the key circuit schematic diagram and C language program code was introduced.This design achieved the function of using the MCU checks the invalid block finally，and increased the function by reading the ID number of Flash to get the performance of the memory.And the design also can write and read1GB data
上传时间： 2013-10-25
上传用户：taozhihua1314
描述 P89C660/662/664/668单片机内带6KB/32KB/64KB/64KBFlash存储器,该存储器既可并行编程也可以串行在系统编程(ISP).在实际的成型产品中,可通过ISP升级用户程序在BootROM程序. 在Boot ROM程序中,可通过一个默认的串行下载器(UART)对Flash存储器作ISP编程,而在Flash代码区中并不需要有调用下载器的代码,用户程序可通过调用在Boot ROM中的标准子程对Flash存储器擦写和再编程(即IAP).
上传时间： 2013-10-18
上传用户：ouyang426
描述P89C660/662/664/668单片机内带6KB/32KB/64KB/64KB Flash存储器,该存储器既可并行编程也可以串行在系统编程(ISP).在实际的成型产品中,可通过ISP升级用户程序. 在Boot ROM程序中可通过一个默认的串行下载器(UART)对Flash存储器作ISP编程,而在Flash代码区中并不需要有调用下载器的代码,用户程序可通过调用在Boot ROM中的标准子程对Flash存储器擦写和再编程(即IAP). 该器件在6个时钟周期内执行一条指令,是传统的80C51的两倍.一个OTP结构位让用户选择传统的12个时钟周期. 该器件用advanced CMOS工艺制造,是80C51单片机家族的衍生品.其指令集和80C51相同. 该器件有四个8位I/O口,三个16位定时器/事件计数器,多中断源,四个优选级,可嵌套中断结构,一个增强型UART和片内振荡器以及时序电路. P89C660/662/664/668新增特性使其成为一个功能强大的单片机,为某些应用提供PWM,高速的I/O和加/减计数,如汽车控制.
上传时间： 2013-10-10
上传用户：FreeSky
摘要：本文为APPLE II徽型计算机提供了一种康价的单片机调试卡,该卡充分地利用了徽机系统的资源,采用DMA通讯技术实现了主存共事及单片机与650CPU的并行运行。关健词：APPLE II徽型计算机；单片机；调试卡
上传时间： 2014-01-22
上传用户：weixiao99
摘要：68HC08系列单片机在运行程序时往往需要保存某些参数使其掉电不丢失，为节约成本提高可靠性，可以将这些参数保存在片内FLASH中。片内FLASH主要是用来保存用户程序的，为避免在程序运行时往FLASH中写入数据所导致的单片机复位，因此采用了调用芯片内部监控ROM中自带的FLASH操作子程序的方法。该方法适用于所有68HC08系列片内含FLASH芯片的单片机，具有很高的实用性和应用前景。
上传时间： 2013-10-12
上传用户：zfyiaaa
单片机的频率越来越高，RAM的访问速度也来也快，但单片机系统的效率并不一定成比例的提高。 目前，使用的主流单片机有80386EX(50MHz，外部地址/数据总线16位)、MPC860T(66MHz外部地址/数据总线32位)以及DS80C32(25MHz，外部地址/数据总线8位)使用的SDRAM有HY57系列、K416系列(访问速度100MHz133MHz)；使用的SRAM如IDT71024、IDT7256(50MHz)；使用的Flash有AT29C512、SST39VF040、AT29C010(8MHz或15MHz)等。可见SDRAMS，RAM的速度和单片机是匹配的甚至比单片机的速度更快一点，不需要单片机插入等待状态。而Flash的访问频率则比单片机慢2~6倍，单片机往往要通过插入多个等待状态来和它相匹配，况且Flash多为8位，而当前单片机多为16，32位更多的降低了单片机的工作性能。
上传时间： 2013-11-09
上传用户：wxhwjf
主要特性：1.高速、流水线结构的8051兼容的CIP-51内核（可达25MIPS）2.全速、非侵入式在系统调试接口（片内）3.真正10位、100ksps的8通道ADC，带PGA和模拟多路开关4.两个12位DAC，可编程更新时序5.64K字节可在系统编程的FLASH存储器6.4352（4096＋256）字节的片内RAM7.可寻址64K字节地址空间的外部数据存储器接口8.硬件实现的SPI、SMBUS/I2C和两个UART串行接口9.5个通用的16位定时器10.具有5个捕捉/比较模块的可编程计数器/定时器阵列11.片内看门狗定时器、VDD监视器和温度传感器
上传时间： 2014-12-27
上传用户：neu_liyan
