以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。
上传时间： 2013-12-22
上传用户：forzalife
该文介绍了一种电离层垂测仪的设计方法，分析了发射信号的选择要求，给出了实际电路模块。系统利用FPGA的 IP核DDS产生正弦载波信号，经巴克码调相后，通过DAC和功放产生发射信号；接收机采用射频开关和直接ADC采样技术采集回波信号，避免了模拟正交解调时相位不平衡产生的问题。通过外场实验验证，表明该设计是切实可行，具有较好的实用价值。
上传时间： 2013-10-26
上传用户：tdyoung
控件特性：活动的RAS连接到INTERNET通知；断开INTERNET连接通知；RAS拨入设备完整状态信息及连接状态；返回PC系统的当地IP地址和主机名；返回拨号连接的RASClient分配的INTERNET地址和主机名；返回拨号连接的RASServer ISP服务器地址和主机名；挂断任何活动状态的RAS连接的函数；操作简单，容易与任何应用项目集成。有提示屏幕。
上传时间： 2013-12-27
上传用户：hj_18
一个通用的矩阵综合算法；能实现加、减、乘、转置以及初始化设置功能(大小和初值)。
上传时间： 2014-02-18
上传用户：Thuan
用java编写的一个基于GUI的算术四则运算（加、减、乘、除）的计算器。 1．综合使用swing包的容器类和组件类设计一个合理的界面； 2．只能对整型数据进行处理； 3. 只能完成加、减、乘、除四项基本功能； 4．参照Windows附件中的计算器的外观和功能
上传时间： 2014-01-03
上传用户：wpt
完成“快速拼写检查程序”的分析、设计和实现过程。 快速拼写检查程序基本功能说明如下： 1．进行拼写检查的文件以文本文件形式存储于外存上； 2．只检查文件中英文单词的拼写错误； 3．单词是用字母（a…z或A…Z）定义，任一非字母字符作为分隔符； 4．判断单词拼写正误的依据是词典，词典以文本文件形式存放于外存上； 5．词典文件第1行为词典的名称，以后每一行存放一个单词； 6．输出结果以文本文件形式存储，其格式为： 第1行：被拼写检查的文件名 + 词典名 第2行后的每一行： 出错单词 位于第x行 7．合理的GUI，注意GUI界面类与功能类的关系应比较松散。
上传时间： 2014-01-09
上传用户：ggwz258
数字滤波算法； 中间位置算法 算术平均值算法
上传时间： 2014-12-07
上传用户：gxrui1991
定时提醒（可设：提醒；提醒并关机；直接关机；定时执行一程序等。是家长们控制孩子玩电脑的好帮手。
上传时间： 2013-12-20
上传用户：龙飞艇
一款效果非常好的3D动画；具体的做法可能要好好研究一下它的源码；
上传时间： 2015-01-15
上传用户：heart520beat
用户手册03；IGK用户手册03
上传时间： 2015-01-16
上传用户：qiaoyue
