通过采用无桥PFC和半桥LLC谐振变换器作为数字开关电源的主变换拓扑,基于STM32系列微控制器的全数字控制PFC和DC-DC变换器,首先对数字化开关电源方案进行对比,然后阐述了200W数字开关电源整体方案,并对数字开关电源的无桥PFC和半桥LLC变换器进行系统研究。By using a bridgeless PFC and a half-bridge LLC resonant converter as the main conversion topology of the digital switching power supply,the all-digital control PFC and DC-DC converter based on the STM32 series of microcontrollers,firstly the digital switching power supply scheme is compared,and then the overall scheme of 200 W digital switching power supply is expounded, and the bridgeless PFC and half-bridge LLC converter of digital switching power supply are systematically studied.
标签： 数字开关电源
上传时间： 2022-04-02
上传用户：qingfengchizhu
浙江大学电气工程学院 电力电子技术研究所 中国电源学会
上传时间： 2022-04-03
上传用户：
高频化、高功率密度和高效率，是DC/DC变换器的发展趋势。传统的硬开关变换器限制了开关频率和功率密度的提高。移相全桥 PWM ZVS DC/DC变换器可以实现主开关管的wV5s，但滞后桥臂实现zwS的负载范围较小：整流二极管存在反向恢复问题不利于效率的提高：输入电压较高时，变换器效率较低，不适合输入电压高和有掉电维持时间限制的高性能开关电源。LLC串联谐振Dc/DC变换器是直流变换器研究领域的热点，可以较好的解决移相全桥 PWM ZVS DC/DC变换器存在的缺点。但该变换器工作过程较为复杂，难于设计和控制，目前尚处于研究阶段。本文以LLC串联谐振全桥DC/DC变换器作为研究内容。以下是本文的主要研究工作：对LLC串联谐振全桥DC/DC变换器的工作原理进行了详细研究，利用基频分量近似法建立了变换器的数学模型，确定了主开关管实现Zs的条件，推导了边界负载条件和边界频率，确定了变换器的稳态工作区域，推导了输入，输出电压和开关频率以及负载的关系。仿真结果证明了理论分析的正确性采用扩展描述函数法建立了变换器在开关频率变化时的小信号模型，在小信号模型的基础上分析了系统的稳定性，根据动态性能的要求设计了控制器。仿真结果证明了理论分析的正确性讨论了一台500w实验样机的主电路和控制电路设计问题，给出了设计步骤，可以给实际装置的设计提供参考。最后给出了实验波形和实验数据。实验结果验证了理论分析的正确性
标签： llc
上传时间： 2022-04-04
上传用户：
IP2716是一款集成USB TYPE-C输入输出协议、USB Power Delivery（PD3.0）输入输出协议、QC3.0/2.0输出快充协议（兼容DCP识别功能，兼容BC1.2、苹果和三星手机）等多功能。高集成度与丰富功能，使其在应用时仅需极少的外围器件。如果原有的普通方案输出功率和输出电压范围满足需求，只需额外增加外扩的功率MOS就可以实现在原有方案的基础上升级为支持TYPE-C、PD3.0、QC3.0/2.0的高级快充方案。适当提升DC-DC或AC-DC元件性能，可以轻松实现最高100W（20V 5A）输出能力，为移动电源、适配器、车充提供完整的TYPE-C解决方案。
标签： ip2716
上传时间： 2022-04-09
上传用户：
本书是原书作者在从事电力电子教学与研究的基础上编写而成的。本书第1~7章首先介绍了SPICE语言以及PSpice软件在模拟电路中的简单应用，其后第8~12章介绍了PSpice在电力电子学中的应用，主要涉及DCDC变换器、DCAC逆变器、谐振型变换器、可控式整流器和ACAC变换器的主电路仿真，然后第13章介绍了控制电路的仿真，第14章介绍了直流电动机的建模与仿真，最后介绍了仿真中遇到的一些问题及其解决办法。本书可为从事电力电子相关研究和应用的工程技术人员提供参考，也可作为高等院校相关专业学生的教材使用
上传时间： 2022-04-09
上传用户：
基于TMS320F28335的开关电源模块并联供电系统原理图+软件源码一、系统方案本系统主要由DC-DC主回路模块、信号采样模块、主控模块、电源模块组成，下面分别论证这几个模块的选择。1.1 DC-DC主回路的论证与选择方案一：采用推挽拓扑。 推挽拓扑因其变压器工作在双端磁化情况下而适合应用在低压大电流的场合。但是，推挽电路中的高频变压器如果在绕制中两臂不对称，就会使变压器因磁通不平衡而饱和，从何导致开关管烧毁；同时，由于电路中需要两个开关管，系统损耗将会很大。方案二：采用Boost升压拓扑。 Boost电路结构简单、元件少，因此损耗较少，电路转换效率高。但是，Boost电路只能实现升压而不能降压，而且输入/输出不隔离。方案三：采用单端反激拓扑。 单端反激电路结构简单，适合应用在大电压小功率的场合。由于不需要储能电感，输出电阻大等原因，电路并联使用时均流性较好。方案论证：上述方案中，方案一系统损耗大，方案二不能实现输入输出隔离，而方案三虽然对高频变压器设计要求较高，但系统要求两个DCDC模块并联，并且对效率有一定要求。因此，选择单端反激电路作为本系统的主回路拓扑。1.2 控制方法及实现方案方案一：采用专用的开关电源芯片及并联开关电源均流芯片。这种方案的优点是技艺成熟，且均流的精度高，实现成本较低。但这种方案的缺点是控制系统的性能取决于外围电路元件参数的选择，如果参数选择不当，则输出电压难以维持稳定。方案二：采用TI公司的DSP TMS320C28335作为主控，实现PWM输出，并控制A/D对输入输出的电压电流信号进行采样，从而进行可靠的闭环控制。与模拟控制方法相比，数字控制方法灵活性高、可靠性好、抗干扰能力强。但DSP成本不低，而且功耗较大，对系统的效率有一定影响。方案论证：上述方案中，考虑到题目要求的电流比例可调的指标，方案一较难实现，并且方案二开发简单，可以缩短开发周期。所以，选择方案二来实现本系统要求。
标签： tms320f28335 开关电源
上传时间： 2022-05-06
上传用户：
ZCC1613是业界最早的5-铅SOT-23电流模式DC/DC转换器。适用于小功率在应用中，它的工作电压低至1.1V，开关频率为1.4MHz，允许使用微型、低电压成本电容和电感2毫米或以下的高度。它的小尺寸和高开关频率使完整的DC/DC变换器功能0.2平方英寸的PC板面积。多输出功率电源现在可以为每个输出使用单独的调节器电压，取代笨重的准调节ap-使用单个调节器和自定义传输-前一个。
上传时间： 2022-05-06
上传用户：aben
Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程.QM_MAX10_10M02SCU169开发板主要特征参数如下所示： 主控CPLD：10M02SCU169C8G； 主控CPLD外部时钟源频率：50MHz； 10M02SCU169C8G芯片内部自带丰富的Block RAM资源； 10M02SCU169C8G芯片逻辑单元数为2K LE； QM_MAX10_10M02SCU169开发板板载Silicon Labs的CP2102芯片来实现USB转串口功能； QM_MAX10_10M02SCU169开发板板载MP2359高效率DC/DC提供CPLD芯片工作的3.3V电源； QM_MAX10_10M02SCU169开发板引出了两排50p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM_MAX10_10M02SCU169开发板引出了芯片的3路按键用于测试； QM_MAX10_10M02SCU169开发板引出了芯片的3路LED用于测试； QM_MAX10_10M02SCU169开发板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：
Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程。QM_Cyclone10_10CL006开发板主要特征参数如下所示： 主控FPGA：10CL006YU256C8G； 主控FPGA外部时钟源频率：50MHz； 10CL006YU256C8G芯片内部自带丰富的Block RAM资源； 10CL006YU256C8G芯片逻辑单元数为6K LE； QM_Cyclone10_10CL006开发板板载MP2359高效率DC/DC提供FPGA芯片工作的3.3V电源； QM_Cyclone10_10CL006开发板引出了两排64p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM_Cyclone10_10CL006开发板引出了芯片的3路按键用于测试； QM_Cyclone10_10CL006开发板引出了芯片的2路LED用于测试； QM_Cyclone10_10CL006开发板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：qingfengchizhu
Artix-7 XC7A35T-DDR3开发板资料硬件参考设计资料QM_ XC7A35T开发板主要特征参数如下所示： 主控FPGA：XC7A35T-1FTG256C； 主控FPGA外部时钟源频率：50MHz； XC7A35T-1FTG256C芯片内部自带丰富的Block RAM资源，达到了1,800kb； XC7A35T-1FTG256C芯片逻辑单元数为33,280； QM _XC7A35T板载N25Q064A SPI Flash芯片，8MB(64Mbit)的存储容量； QM _XC7A35T板载256MB镁光的DDR3存储器，型号为MT41K128M16JT-125:K； QM _XC7A35T提供核心板芯片工作的3.3V电源，有一路3.3V的LED电源指示灯，板载高性能DC/DC芯片给FPGA 1.0V Core电压，DDR3 1.5V电压供电以及VDD_AUX的1.8V电压； QM _XC7A35T引出了两排2x32p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM _XC7A35T引出了芯片的2路按键用于测试,其中一路用于PROGROM_B信号编程按钮； QM _XC7A35T引出了芯片的3路LED灯用于测试，其中一路LED为FPGA_DONE信号指示灯； QM _XC7A35T引出了芯片的JTAG调试端口，采用单排6p、2.54mm间距的排针；
标签： DDR3
上传时间： 2022-05-11
上传用户：shjgzh
