虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Conversational-style

  • 有源滤波器建模与控制策略研究

    合理利用有效的控制策略提高有源滤波器的本身的补偿性能越来越成为各国学者研究重点。本文从有源滤波器的数学模型出发,详述有源滤波器的数学建模过程。并且针对谐波电流的检测需要较高的准确度和较好的实时性以及有源滤波器工作时的非线性与不确定性的特点,基于瞬时无功功率补偿法的谐波电流检测方法。有效的计算出电网中谐波电流、无功以及负序电流。并根据该算法的特点,将实时检测出的畸变电流通过控制算法,研制的有源滤波器可对不对称三相负载起到平衡作用。在MATLAB/simulink平台下搭建仿真模型,与传统的有源滤波器进行对比,仿真结果表明这种有源滤波器能够更加迅速、精确的补偿谐波电流。

    标签: 有源滤波器 建模 控制策略

    上传时间: 2013-10-10

    上传用户:风行天下

  • 斩波稳定(自稳零)精密运算放大器

    要想获得最低的失调和漂移性能,斩波稳定(自稳零)放大器可能是唯一的解决方案。最好的双极性放大器的失调电压为25 V,漂移为0.1 V/ºC。斩波放大器尽管存在一些不利影响,但可提供低于5 V的失调电压,而且不会出现明显的失调漂移,

    标签: 斩波稳定 精密 运算放大器

    上传时间: 2013-12-25

    上传用户:z754970244

  • 数字隔离器满足汽车应用的质量和可靠性要求

    与其他主流应用相比,汽车应用对质量和可靠性有一些最为严格的要求,其理由很充分:生产中,如果缺陷水平超过1 ppm,即使最简单的元件也可能会导致装配线停止工作;交付后,缺陷或可靠性问题可能导致生产商召回汽车并付出巨大代价,甚至可能危及驾乘人员的安全。

    标签: 数字隔离器 可靠性 汽车应用 质量

    上传时间: 2013-11-24

    上传用户:inwins

  • 高速ADC模拟输入接口考虑

    采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件:输入阻抗、输入驱动、带宽、通带平坦度、噪声和失真。

    标签: ADC 模拟输入 接口

    上传时间: 2013-10-21

    上传用户:chukeey

  • 反馈电容对VFB和CFB运算放大器的影响

    在VFB运算放大器的反馈环路中使用一个电容是非常常见的做法,其目的是影响频率响应,就如在简单的单极点低通滤波器中一样,如下面的图1所示。结果将噪声增益绘制成了一幅波特图,用于分析稳定性和相位裕量

    标签: VFB CFB 反馈电容 运算放大器

    上传时间: 2013-10-29

    上传用户:38553903210

  • LVDS和M-LVDS电路实施指南

    低电压差分信号(LVDS)是一种高速点到点应用通信标准。多点LVDS (M-LVDS)则是一种面向多点应用的类似标准。LVDS和M-LVDS均使用差分信号,通过这种双线式通信方法,接收器将根据两个互补电信号之间的电压差检测数据。这样能够极大地改善噪声抗扰度,并将噪声辐射降至最低。

    标签: M-LVDS LVDS 电路

    上传时间: 2013-11-22

    上传用户:fhjdliu

  • Protel Schematic

    Protel Schematic:

    标签: Schematic Protel

    上传时间: 2013-10-16

    上传用户:wpwpwlxwlx

  • Protel DXP快捷键大全

    enter——选取或启动 esc——放弃或取消 f1——启动在线帮助窗口 tab——启动浮动图件的属性窗口 pgup——放大窗口显示比例 pgdn——缩小窗口显示比例 end——刷新屏幕 del——删除点取的元件(1个) ctrl+del——删除选取的元件(2个或2个以上) x+a——取消所有被选取图件的选取状态 x——将浮动图件左右翻转 y——将浮动图件上下翻转 space——将浮动图件旋转90度 crtl+ins——将选取图件复制到编辑区里 shift+ins——将剪贴板里的图件贴到编辑区里 shift+del——将选取图件剪切放入剪贴板里 alt+backspace——恢复前一次的操作 ctrl+backspace——取消前一次的恢复 crtl+g——跳转到指定的位置 crtl+f——寻找指定的文字  

    标签: Protel DXP 快捷键

    上传时间: 2013-12-29

    上传用户:13033095779

  • HDL的可综合设计简介

    本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。

    标签: HDL 综合设计

    上传时间: 2013-10-21

    上传用户:smallfish

  • PCB Design Considerations and Guidelines for 0.4mm and 0.5mm WLPs

    Abstract: Using a wafer-level package (WLP) can reduce the overall size and cost of your solution.However when using a WLP IC, the printed circuit board (PCB) layout can become more complex and, ifnot carefully planned, result in an unreliable design. This article presents some PCB designconsiderations and general recommendations for choosing a 0.4mm- or 0.5mm-pitch WLP for yourapplication.

    标签: Considerations Guidelines and Design

    上传时间: 2013-10-14

    上传用户:ysystc699