CRC-fun

Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8

Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8

标签： synthesizable containing polynomial function

上传时间： 2016-09-26

上传用户：lacsx
这是一个在FPGA上实现CRC算法的程序

这是一个在FPGA上实现CRC算法的程序，包含了CRC-8,CRC-12,CRC-16,CRC-CCIT,CRC-32一共五种校验形式。

标签： FPGA CRC 算法程序

上传时间： 2016-09-28

上传用户：123456wh
用FPGA实现CRC算法

用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间

标签： FPGA CRC 算法

上传时间： 2016-10-01

上传用户：003030
用DELPHI写的Modbus RTU CRC检验方法

用DELPHI写的Modbus RTU CRC检验方法，希望对你有所作为。

标签： DELPHI Modbus CRC RTU

上传时间： 2013-12-24

上传用户：redmoons
MSP430 CRC算法的实现（基于msp430x16x）

MSP430 CRC算法的实现（基于msp430x16x）

标签： 430 430x MSP 16x

上传时间： 2013-12-03

上传用户：zhaiyanzhong
软件作者：kylinpoet (E.S.T) PS：发现网上用VB写加花程序的源码很难找同时也为了加深一下对PE结构的了解就动手写了这个程序本来还想加个 crc校验或者修改PE结

软件作者：kylinpoet (E.S.T) PS：发现网上用VB写加花程序的源码很难找同时也为了加深一下对PE结构的了解就动手写了这个程序本来还想加个 crc校验或者修改PE结构欺骗OD 什么想想也没什么必要就不加了参数修改或者自己添加花指令的话就直接在 xml文件里操作吧自定义的花只用添加花头如： xxxx xxxx ------------ jmp xxxx jmp是自己生成的不用添加花指令支持空格自带的花指令有可能被卡巴认为是病毒请自行斟酌使用希望大家玩得愉快

标签： E.S.T kylinpoet crc 程序

上传时间： 2016-10-10

上传用户：ruixue198909
freescale crc模块驱动经调试

freescale crc模块驱动经调试，可正常工作

标签： freescale crc 模块驱动

上传时间： 2014-12-01

上传用户：康郎
cdma2000系统中编码中的crc模块

cdma2000系统中编码中的crc模块，通过matlab的simulink模拟crc编码

标签： cdma 2000 crc

上传时间： 2016-10-18

上传用户：皇族传媒
CRC码产生器与校验器程序 Features ： Executes in one clock cycle per data word Any polynomial from 4 to 32 b

CRC码产生器与校验器程序 Features ： Executes in one clock cycle per data word Any polynomial from 4 to 32 bits Any data width from 1 to 256 bits Any initialization value Synchronous or asynchronous reset

标签： polynomial Features Executes clock

上传时间： 2013-12-18

上传用户：Ants
一个16位CRC校验软件算法。通过查表、移位、异或得出一定字节数的16为CRC校验码。

一个16位CRC校验软件算法。通过查表、移位、异或得出一定字节数的16为CRC校验码。

标签： CRC 软件算法移位字节

上传时间： 2016-10-19

上传用户：sqq