虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

CRC计算工具

  • 基于FPGA的高速实时数字存储示波器

    数字存储示波器(DSO)上世纪八十年代开始出现,由于当时它的带宽和分辨率较低,实时性较差,没有具备模拟示波器的某些特点,因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展,尤其是高速模/数(A/D)转换器及半导体存储器(RAM)的发展,数字存储示波器的采样速率和实时性能得到了很大的提高,在工程测量中,越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达1GHz,分辨率为8Bits,实时带宽为200MHz数字存储示波器的研制。通过对具体功能和技术指标的分析,提出了FPGA+ARM架构的技术方案。然后,本文分模块详细叙述了整机系统中部分模块,包括前端高速A/D转换器和FPGA的硬件模块设计,数据处理模块软件的设计,以及DSO的GPIB扩展接口逻辑模块的设计。 本文在分析了传统DSO架构的基础上,提出了本系统的设计思想和实现方案。在高速A/D选择上,国家半导体公司2005年推出的双通道采样速率达500MHz高速A/D转换器芯片ADC08D500,利用其双边沿采样模式(DES)实现对单通道1GHz的采样速率,并且用Xilinx公司Spraten-3E系列FPGA作为数据缓冲单元和存储单元,提高了系统的集成度和稳定性。其中,FPGA缓冲单元完成对不同时基情况下多通道数据的抽取,处理单元完成对数据正弦内插的计算,而DSO中其余数据处理功能包括数字滤波和FFT设计在后端的ARM内完成。DSO中常用的GPIB接口放在FPGA内集成,不仅充分利用了FPGA内丰富的逻辑资源,而且降低了整机成本,也减少了电路规模。 最后,利用ChipscopePro工具对采样系统进行调试,并分析了数据中的坏数据产生的原因,提出了解决方案, 并给出了FPGA接收高速A/D的正确数据。

    标签: FPGA 高速实时数 字存储 示波器

    上传时间: 2013-07-07

    上传用户:asdkin

  • 串口收发工具

    使用VB2008制作的串口收发工具,可以收发16进制数据,文本(支持ASCII或UNICODE编码);具备定时自动发送功能.系统需要.NET FRAMWORK3.5支持.

    标签: 串口 收发

    上传时间: 2013-04-24

    上传用户:qq442012091

  • FPGA设计指南——器件、工具和流程

    本书涉及大量丰富的、工程师所喜好的技术细节如多种不同的设计流程、工具和概念。此外本书还涵盖了一系列技术层次相对低的主题,如基本概念等。

    标签: FPGA 设计指南 器件 流程

    上传时间: 2013-07-20

    上传用户:D&L37

  • 线性调频信号的脉冲压缩系统

    本文完成了一种高速高性能数字脉冲压缩处理器的设计和FPGA实现,包括系统架构设计、方案论证及仿真、算法实现、结果的测试等。 绪论部分首先阐明了本课题研究的背景和意义,概述了雷达数字脉冲压缩系统的主要研究内容,关键技术及其发展趋势,然后介绍了数字脉冲压缩系统设计与实现的要求,最后给出了本文的主要研究内容。 第二章叙述了线性调频信号脉冲压缩的基本原理,对系统设计的实现方法进行了实时性方面的论证,并基于MATLAB做了仿真分析。 第三章从数字系统结构化设计方面将本系统划分为三个部分:输入部分、脉压计算部分、输出部分,并在流程图中对各部分所要实现的功能做了介绍。 第四章首先总结了数字脉冲压缩的实现途径;提出了基于自定制浮点数据格式和分时复用蝶型结构的数字脉冲压缩系统设计思想,对其关键技术进行了深入的研究。 第五章对输入输出模块的功能做了详细的描述,设计了具体的结构和电路。 第六章针对系统的测试验证,提出面向SOC的模块验证和系统软硬协同验证的验证策略。通过Link for Modelsim工具,实现MATAB与Modelsim之间对VHDL代码的联合仿真测试,通过在线逻辑分析工具ChipScope,完成系统的片上测试,并分析系统的性能,证明系统的可实用性。满足设计的要求。 本文研制的数字脉冲压缩处理器具有动态范围大、处理精度高、处理能力强、体积小、重量轻、实时性好的优点,为设计高性能的现代雷达信号处理系统提供了可靠的保证。

    标签: 线性调频信号 脉冲压缩

    上传时间: 2013-07-01

    上传用户:lingduhanya

  • GPS信号CA码跟踪的FPGA实现

    GPS全球定位系统是美国国防部为军事目的而建立的卫星导航系统,其主要目的是解决海上、陆地和空中运载工具的导航定位问题。GPS作为新一代卫星导航系统,不仅具有全球、全天候、连续、高精度导航与定位能力,而且具有优良的抗干扰性和保密性。因此,发展全球定位系统是当今导航技术现代化的一个重要标志。在GPS接收机中,为了得到导航电文并对其进行解算,要完成复杂的信号处理过程。其中,怎样捕获到卫星信号,并对C/A码进行跟踪是研制GPS接收机的重要问题之一。本文在对GPS信号的结构进行深入的分析后,结合FPGA的特点,对算法进行设计及优化后,给出了相应的仿真。内容主要包括以下几个方面: 1.对GPS信号结构的产生原理进行了深入地分析,并对GPS信号的调制机理进行详细地阐述。 2.在GPS信号的捕获方面,采用了基于FFT频域的快速捕获的方法,即将接收到的GPS信号先利用快速傅立叶变换(FFT)变换到频域,在频域完成相应的运算后,再利用傅立叶反变换(IFFT)变换到时域。从而大大减少了计算量,加快了信号捕获的速度,提高了捕获性能。 3.在C/A码跟踪部分,本文采用了非相干延迟锁定环对C/A码进行跟踪。来自载波跟踪环路的本地载波将输入的信号变成基带信号,然后分别和本地码的三个不同相位序列进行相乘,将相乘结果进行累加,经过处理将得到码相位和当前的载波频率送到载波跟踪环路。 4.载波跟踪环,本文采用的是科斯塔斯环。载波跟踪环和码跟踪环在结构上相似,故本文只对关键的载波NCO进行了仿真。 本文的创新点主要是使用FPGA对整个GPS信号的捕获及C/A码的跟踪进行设计。此外,根据FPGA的特点,在不改变外部硬件设计的前提下,改变相应的IP核或相关的VHDL程序就可对系统进行各种优化设计,以适应不同类型的GPS接收机的不同功能。

    标签: FPGA GPS 信号

    上传时间: 2013-06-27

    上传用户:哇哇哇哇哇

  • 基于FPGA的嵌入式系统的设计

    本论文来自于863项目基于光互连自组织内存服务体系(简称MemoryBox)。本文主要研究Memory Box系统中基于可重配置计算架构,软硬件携同设计方法,在XILINX VIRTEX 2 Pro FPGA上设计实现嵌入式系统。由于嵌入式系统是Memory Box工作的平台,所以硬件应具有良好的扩展性、灵活性,软件应具有优良的稳定性。在硬件平台选型时,我们选择的是基于高性能Xilinx VIRTEX2 Pro的自制开发板。嵌入式系统软硬件开发平台选用的是Xilinx EDK、ISE。内核移植所用的交叉开发工具链为powerpc-405-linux-gnu。该交叉开发工具链工作在Red Hat Enterprise LINUX.AS 4平台下。 本论文主要包括三部分工作:首先是硬件设计,其核心是EDK和ISE设计的SOPC工程;然后是嵌入式LINUX内核移植与调试;最后完成存储管理软件的设计。完全用硬件实现系统要求的各种存储管理功能极其困难。而通过移植内核,存储管理软件以运行在Linux内核上的应用软件的形式实现了其功能。存储管理软件要解决共享冲突,负载均衡,远程内存与本地内存的地址一致性以及对海量内存阵列的重新编址等问题,设计出较完善的Memory Box的存储管理模型。

    标签: FPGA 嵌入式系统

    上传时间: 2013-06-11

    上传用户:tyler

  • 安规X电容与Y电容的计算设计

    安规方面 X电容与Y电容的设计与计算方法

    标签: 安规 X电容 Y电容 计算

    上传时间: 2013-05-31

    上传用户:gjzeus

  • 中兴通讯康讯EDA工具手册

    Cadence 软件是我们公司统一使用的原理图设计、PCB 设计、高速仿真、自动布线的EDA 工具。本篇 Cadence 使用手册是一本基于Allegro SPB V15.2 版本的Cadence 软件的基础使用手册,包括原理图设计、 PCB 设计、高速仿真、约束管理器、自动布线五个方面的内容,是一个入门级的教材。通过这本手册旨在 让新进员工能掌握Cadence 的基本使用方法,能独立进行原理图及PCB 的设计,了解自动布线、约束管理 器的使用,熟悉高速仿真的过程,并对公司的EDA 流程有全面的了解。

    标签: EDA 中兴通讯

    上传时间: 2013-04-24

    上传用户:天天天天

  • c240x 28xx Flash烧写工具.rar

    C240x/28xx 通用Flash烧写工具,已经经过测试,烧写比较方便实用,解决FLASH烧写问题。-???????????

    标签: c240x Flash 28

    上传时间: 2013-07-04

    上传用户:1670240556

  • 图像处理算法研究及硬件设计

    随着图像分辨率的越来越高,软件实现的图像处理无法满足实时性的需求;同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上,用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构,架构包括PC机预处理和通信软件,控制模块,计算单元,存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现,根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口,不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波,中值滤波,卷积运算及高斯滤波,形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略,通过性能分析,FPGA实现图像处理在时间上比软件处理有了很大的提高;通过结果的比较,发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进,提高了算法的可用性,同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的,在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究,为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。

    标签: 图像处理 算法研究 硬件设计

    上传时间: 2013-05-30

    上传用户:水瓶kmoon5