虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

CORE

  • DDR3_FIFO代码及设计文档

    DDR3_FIFO代码及设计文档将DDR3封装成fifo,使用MIG ip CORE进行DDR3的读写操作,外部看是一个fifo接口,内部使用ip CORE,有详细的设计文档和代码能有查看。本代码在VIVADO平台上仿真并进行测试。

    标签: ddr3 fifo

    上传时间: 2022-06-09

    上传用户:

  • 高通蓝牙芯片qcc5127详细规格书datasheet.pdf

    高通蓝牙芯片qcc5127详细规格书datasheet.pdf英文版,共97页  详细说明:1   Package information(pin allocations, pios terminal functions)2   Bluetooth subsystem 3   Cystal oscillator4   System powerstates (Idel,Active,Sleep, Off)5   Host Interface subsystem6   Applications subsystem ( QSPI Flash controller)7   Audio subsystem(Dual CORE Kalimba, ROM, RAM and caches, Data, engine)8   Audio interfaces ( Analog, Digital, Simultaneous audio routing)9   Peripheral interfaces (PIOs, LED, USB, SPI, UART)10 Boot manager11 System manager12 example application schematic13 Electrical characteristics14 Audio performance15 Bluetooth performance16 Power consumption

    标签: 蓝牙 qcc5127

    上传时间: 2022-06-12

    上传用户:

  • Xilinx Spartan 6的DDR3原理图+用户手册

    板子采用4层PCB,层叠情况:Top -> GND -> Power -> Bottom板子芯片情况:(1) FPGA: Xilinx Spartan6系列的XC6SLX16-FTG256(2) DDR3: Micron的MT41J128M16,2Gbit存储容量(2) 电源:采用2片Onsemi的NCP1529分别为FPGA CORE 1.2V和DDR3 1.5V提供电源FPGA的1.2V VDDCORE电压,1.5V的DDR3供电电压,VREF的0.75V电压都OK。往FPGA内部下载点灯程序OK,往SPI FLASH固化程序也OK。下一步,DDR3 的MCB实现

    标签: ddr3

    上传时间: 2022-06-13

    上传用户:ttalli

  • c++的socket编程相关资料汇总

    1、原始套接字透析之前言大多数程序员所接触到的套接字(Socket)为两类服务应用:(1)流式套接字(SOCK-STREAM):一种面向连接的Socket,针对于面向连接的TCP(2)数据报式套接字(SOCK-DGRAM):一种无连接的Socket,对应于无连接的UDP服务应用.从用户的角度来看,SOCK-STREAM,SOCK-DGRAM这两类套接字似乎的确涵盖了TCP/IP应用的全部,因为基于TCPIP的应用,从协议栈的层次上讲,在传输层的确只可能建立于TCP或UDP协议之上(图1),而SOCK STREAM,SOCK DGRAM又分别对应于TCP和UDP,所以几乎所有的应用都可以用这两类套接字实现。但是,当我们面对如下问题时,SOCK_STREAM,SOCK DGRAM将显得这样无助:(1).怎样发送一个自定义的IP包?(2)怎样发送一个ICMP协议包?(3)怎样使本机进入杂糅模式,从而能够进行网络sniffer?(4)怎样分析所有经过网络的包,而不管这样包是否是发给自己的?(5)怎样伪装本地的IP地址?这使得我们必须面对另外一个深刻的主题--原始套字(Raw Socket),Raw Socket广泛应用于高级网络编程,也是一种广泛的黑客手段。著名的网络sniffer、拒绝服务攻击(DOS),IP欺骗等都可以以Raw Socket实现。Raw Socket与标准套接字(SOCK STREAM,SOCK DGRAM)的区别在于前者直接置"根"于操作系统网络核心(Network CORE),而SOCK STREAM.SOCK DGRAM则"悬浮“于TCP和UDP协议的外围,如图2所示:

    标签: socket C++

    上传时间: 2022-06-19

    上传用户:得之我幸78

  • linux编译OpenWRT固件教程

    并不是每个人都需要编译固件,笔者更推荐你直接使用官方固件,如果需要相应的软件,可以直接通过opkg 安装。为满足更多人需求,这里提供一个傻瓜教程,照着走一次,就编译好了,转的别问我为什么⋯⋯⋯⋯1.根据你的系统安装相应的包,把以下命令复制粘贴运行一次就行。Ubuntu 32bitsudo apt-get install build-essential subversion git-CORE libncurses5-dev zlib1g-dev gawkflex quilt libssl-dev xsltproc libxml-parser-perl mercurial bzr ecj cvs unzipUbuntu 64bitsudo apt-get install build-essential subversion libncurses5-dev zlib1g-dev gawk gccmultilibflex git-CORE gettextArch Linuxpacman -S --needed subversion asciidoc bash bc binutils bzip2 fastjar flex git gcc util-linuxgawk intltool zlib make cdrkit ncurses openssl patch perl-extutils-makemaker rsync sdcc unzipwget gettext libxslt boost libusb bin86 sharutils b43-fwcutter findutilsDebian 6 Squeezeapt-get install libncurses5-dev zlib1g-dev gawk flex libssl-dev sdcc-nfDebian 7 Wheezy

    标签: linux openwrt

    上传时间: 2022-06-23

    上传用户:bluedrops

  • SiI9135芯片手册

    Introduction The Sil9135/Sil9135A HDMI Receiver with Enhanced Audio and Deep Color Outputs is a second-generation dual-input High Definition Multimedia Interface(HDMI)receiver. It is software-compatible with the Sil9133receiver, but adds audio support for DTS-HD and Dolby TrueHD. Digital televisions that can display 10-or 12-bit color depth can now provide the highest quality protected digital audio and video over a single cable. The Sil9135and Sil9135A devices, which are functionally identical, can receive Deep Color video up to 12-bit,1080p @60Hz. Backward compatibility with the DVI 1.0specification allows HDMI systems to connect to existing DVI 1.0 hosts, such as HD set-top boxes and PCs. Silicon Image HDMI receivers use the latest generation Transition Minimized Differential Signaling(TMDS) CORE technology that runs at 25-225 MHz.The chip comes pre-programmed with High-bandwidth?

    标签: sii9135 芯片

    上传时间: 2022-06-25

    上传用户:

  • 基于ICL8038等构成的函数发生器电路

    摘要:本系统以ICL8038集成块为核心器件,制作一种函数信号发生器,制作成本较低。适合学生学习电子技术测量使用。ICL8038是一种具有多种波形输出的精密振荡集成电路,只需要个别的外部元件就能产生从0.001Hz~30KlHz的低失真正弦波、三角波、矩形波等脉冲信号。输出波形的频率和占空比还可以由电流或电阻控制。另外由于该芯片具有调制信号输入端,所以可以用来对低频信号进行频率调制。关键词:函数信号发生器频率调制Abstract:The system ICL8038 integrated block as the CORE device,producing a kind of function signal generator,producing low cost.Suitable for students to learn the use of electronic technology measurement.ICL8038 is a kind of multi-precision oscillator waveform output integrated circuits,a separate external components only need to be able to generate from the 0.001Hz ~30KHz low-distortion sine wave,triangle wave,square wave pulse signal,etc..Output waveform of the frequency and duty cycle can also be controlled by a currentor resistance.In addition,as the chip has a modulated signal input terminal,it can be used to low-frequency signal is frequency modulation.

    标签: icl8038 函数发生器 电路

    上传时间: 2022-07-04

    上传用户:zhanglei193

  • NCS8803 参考设计_HDMI to eDP

    NCS8803 3.2.1 功能:是一颗将HDMI信号转EDP信号的转接芯片。其应用如下: 3.2.2产品特征 输入:HDMI 输出:Embedded-DisplayPort (eDP) EDP接口 1/2/4-lane eDP @ 1.62/2.7Gbps per lane HD to WQXGA (2560*1600) supported 内置EDP协议 HDMI Input HDMI 1.4a supported 支持RGB444/YCbCr444/YCbCr422 像素时钟: 340MHz 支持双通道音频输入; 参考时钟 任何频率,在19MHz到100MHz之间,单端时钟输入 内置5000 ppm SSC与否 通信方式 IIC 电源 1.2V CORE supply 2.5V or 3.3V IO supply 功耗:150Mw 封装:QFN-56 (7mm x 7mm) 3.2.4 应用产品:广告机,平板、医疗器械、车机、显示器、小电视、车载电视等 3.2.5 应用平台:RK、全志、M-star、炬力等 3.3.6 推广注意事项A:确认客户使用屏的分辨率,最常用的是1366x768@60Hz和1920x1080@60Hz BNCS8803支持4-lane DP / eDP输出通常支持WQXGA所需 (2560 * 1600)及以上60 hz的帧速率 C.确认客户的信号源,要是标准的HDMI信号,其他的都不行; D.此芯片支持缩放功能,分数缩放比例2:1至1:2; E、此芯片不是纯硬件转换芯片,需要通过IIC或者SPI进行初始化,初始化一般使用客户CPU进行,这样方便控制时序也节省成本,如果不使用客户CPU进行初始化就要另外加MCU进行配置。 设计注意事项: A、NCS8801S设计的时候要特别注意输入输出的走线问题,要做好屏蔽以免信号受到干扰。 B、注意电源滤波 C、设计的时候预留LVDS信号要预留阻抗匹配电阻 D、设计的时候复位脚最好由客户CPU的GPIO口进行控制,以便控制整个方案的时序,避免后面出现问题。

    标签: ncs8803 hdmi

    上传时间: 2022-07-08

    上传用户:

  • FPGA与PC间基于PCIe和千兆以太网的通信设计

    1.深入研究PCIe和千兆以太网,了解PCIe和千兆以太网的技术优势,具体分析PCle和千兆以太网的传输协议,详细说明PCleTLP数据包格式和以太网标2.完成PCIe DMA数据传输系统设计。设计方案主要包括两大部分,分别是FPGA端Verilog逻辑模块开发以及PC端的驱动和C应用程序开发。FPGA端基于PCle IP CORE完成了发送接收引擎模块、寄存器读写控制模块和FIFO读写控制模块的设计。定义了相应模块的接口,并分析了数据传输的时序。PC端采用WinDriver进行PCle的驱动开发,并根据WinDriver提供的驱动API函数完成C应用程序的设计。3.完成千兆以太网数据传输系统设计。设计方案也主要包括两大部分,分别是FPGA端Verilog逻辑模块开发以及PC端Winpcap应用程序开发。FPGA端基于嵌入式三态以太网MACIPCORE,设计了发送接收引擎模块、FIFO读写控制模块和物理接口模块。定义了相应模块的接口,并分析了数据传输经过Locallink接口和Client用户接口上的传输时序。PC端采用Winpcap提供的网络编程完成了C应用程序的设计,实现了捕获FPGA端发送的数据包以及发送原始数据包至FPGA端的功能。4.PCIe DMA数据传输系统和千兆以太网数据传输系统在Xilinx ML507开发板上进行了性能测试。记录FPGA与PC间进行读写测试的结果,验证这两个系统的可用性和稳定性,最后分析了影响系统传输速率的原因以及系统目前仍存在的不足。

    标签: fpga pc pcie 以太网 通信

    上传时间: 2022-07-11

    上传用户:xsr1983

  • 基于LabVIEW的ARM Cortex-M3嵌入式开发宝典

    基于LabVIEW的ARM Cortex-M3嵌入式开发宝典电子书内容简介第 1 篇 软件篇1.1 LabVIEW Embedded Module for ARM Microcontrollers 模块介绍1.2 Keil RealView MDK 软件介绍1.3 Keil RTX 实时操作系统介绍1.4 LabVIEW ARM Module 软件架构1.5 LabVIEW ARM Module、RealView MDK、实验平台驱动软件安装1.6 STM32 实验范例查找与 USB JLink-OB 驱动加载第 2 篇 硬件篇2.1 ARM Cortex-M3 内核简介2.2 实验平台介绍2.2.1 STM32 Starter Board(学习板)介绍2.2.2 STM32 CORE Board(核心板)介绍2.2.3 STM32 DAQ Board(数采板)介绍 2.3 实验平台资源说明2.3.1 STM32 Starter Board 资源简介2.3.2 STM32 CORE Board 资源简介2.3.3 STM32 DAQ Board 资源简介2.4 My_ARM 实验平台总结与展望第 3 篇 基础模块篇(附原理图)3.1.1 GPIO 介绍3.1.2 GPIO 工作原理3.1.3 GPIO 驱动实现3.1.4 GPIO 两种驱动方式比较3.1.5 GPIO 总结3.2 ADC/DAC3.2.1 ADC 介绍3.2.2 ADC 驱动实现3.2.3 DAC 介绍3.2.4 DAC 驱动实现3.3 中断(60 线)3.3.1 外部中断(19 线)3.3.1.1 外部 I/O 中断(GPIO:16 线)3.3.1.2 外部特定中断(PVD、RTC、USB:3 线)3.3.2 外部中断的驱动实现3.3.3 定时器中断(TIM2~TIM5、TIM6、TIM7、TIM1、TIM8)3.3.3.1 基本定时器中断 3.3.3.2 通用定时器中断3.3.3.3 高级定时器中断3.3.4 定时器中断驱动实现3.3.4.1 更新中断驱动实现3.3.4.2 输入测量驱动实现3.3.4.3 编码器驱动实现3.4 PWM 生成3.4.1 PWM 原理、应用3.4.2 PWM 驱动实现3.4.3 PWM 设置技巧3.5 看门狗3.5.1 独立看门狗(IWDG)介绍3.5.2 独立看门狗驱动实现3.5.3 窗口看门狗(WWDG)介绍3.5.4 窗口看门狗驱动实现3.6 TFTLCD 显示、触摸屏操作、OLED 显示3.6.1 TFTLCD 工作原理3.6.2 TFTLCD 显示驱动实现3.6.3 触摸屏工作原理3.6.4 触摸屏驱动实现3.6.5 OLED 工作原理3.6.6 OLED 驱动实现.............

    标签: labview arm cortex-m3 嵌入式

    上传时间: 2022-07-17

    上传用户: