linkboy是一款开源免费的图形化编程仿真平台，通过鼠标交互拖拽快速搭建编程逻辑，拥有所见即所得的可视化界面，独一无二的模拟仿真功能，是开源免费的创客教育神器，适用于中小学开展创客教育！
上传时间： 2022-07-02
上传用户：ddk
RJ45以太网和1个USB2.0组成的连接器封装，Altium Designer格式，经过验证可以放心使用。
标签： rj45 usb 连接器 封装库 Altium Designer
上传时间： 2022-07-17
上传用户：ttalli
我和LabVIEW（Word版)——一个NI工程师十年的编程经验当我开始在键盘上敲打出这句话的时候，我已经使用 LabVIEW 7 年了。7 年的时间，就算天赋平平也可以积攒下一箩筐可供参考的经验了。所以我打算利用今后的闲暇时间写一些这方面的东西，既可以同大家交流，也是作为自己这七年工作的总结。还是在上大学的时候，有一次老师让编写一段软件，用来模拟一个控制系统：给它一个激励信号，然后显示出它的输出信号。那时我就想过，可以把每一个简单的传递函数都做成一个个小方块，使用的时候可以选择需要的函数模块，用线把它们连起来，这样就可以方便地搭建出各种复杂系统。后来，我第一次看到别人给我演示的LabVIEW编程，就是把一些小方块用线连起来，完成了一段程序。我当时就感觉到，这和我曾经有过的想法多么相似啊。一种亲切感油然而生，从此我对LabVIEW的喜爱就一直胜过其他的编程语言。这是一本十分经典的LabView入门书籍，编写得十分平易近人，适合初学者或者对LabView感兴趣的同学，也可以作为一本工具书来使用。
标签： labview
上传时间： 2022-07-26
上传用户：2431247090
C++源代码，波形显示.rar C++源代码，波形显示.rar
上传时间： 2013-06-01
上传用户：lxm
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
一款最强大的制图软件，无需破解，能安装。如果需要，我这里还有视频教程，我现在就是跟着视频学习的，感觉很不错。
上传时间： 2013-04-24
上传用户：hainan_256
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
gprs原理图，程序，原理图为PDF格式，程序使用C语言编写
上传时间： 2013-05-25
上传用户：Shaikh
利用C8051F340单片机基于FATFS的文件系统上对SD进行读写操作，可以写入txt文件，也可以读出txt文件，作为应用例子。
上传时间： 2013-04-24
上传用户：jqy_china
包括于博士主讲的Cadence软件设计视频教程，共计60讲 分卷压缩，例如： cadence视频教程（第001讲）.wmv28M cadence视频教程（第002讲）.wmv47.1M cadence视频教程（第003讲）.wmv21.6M cadence视频教程（第004讲）.wmv24.4M cadence视频教程（第005讲）.wmv23.4M 另外包括Cadence Allegro 16.5 视频教程，692MB 下面是两个视频的下载链接：
上传时间： 2013-07-23
上传用户：hope025
