Booth multiplier written in verilog
标签： multiplier written verilog Booth
上传时间： 2017-04-22
上传用户：天涯
用spice描述的8x8改进Booth码加wallance压缩的乘法器，并且进行了优化，时间性能相当高
上传时间： 2013-12-21
上传用户：lmeeworm
一个基于VerilogHDL语言的16位的Booth算法的乘法器及其测试代码
标签： VerilogHDL Booth 语言 算法
上传时间： 2014-01-18
上传用户：从此走出阴霾
基于verilog的Booth算法的乘法器
上传时间： 2017-07-15
上传用户：
java实现Booth算法， 简单的无符号乘法就是“移位加”。
上传时间： 2017-07-20
上传用户：gxf2016
设计了一种利用逻辑电路来实现Booth乘法的电路。简单明了，是veirlog初学者很好的学习资料。
上传时间： 2014-01-05
上传用户：顶得柱
Booth multiplication
标签： multiplication Booth
上传时间： 2017-09-19
上传用户：shus521
Radix 4 Booth Multiplier
标签： Multiplier Radix Booth
上传时间： 2017-09-19
上传用户：zhuimenghuadie
A Scalable Counterflow-Pipelined Asynchronous Radix-4 Booth Multiplier
标签： Counterflow-Pipelined Asynchronous Multiplier Scalable
上传时间： 2014-01-04
上传用户：jjj0202
正交频分复用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技术通过将整个信道分为多个带宽相等并行传输的子信道，通过将信息经过子信道独立传输来实现通信，子信道的正交性可以保证最大限度的利用频谱资源。OFDM系统通过循环前缀来消除符号间干扰(ISI)，通过IDFT/DFT调制解调降低了系统实现的复杂度。由于其频谱利用率高，抗多径能力强，在多种通信场合中都得到了应用。虽然有着上述优点，但为了准确的恢复信号，信道估计是OFDM系统中必须实现的一环。 本文正是针对OFDM接收机中的信道估计模块的运算部件的实现进行了研究。首先，研究了OFDM信道估计的LS算法，一阶线性插值算法，二次多项式插值算法，建立了适用于宽带通信系统的信道估计模块模型。其次研究了加法器电路和乘法器电路的实现，包括进位行波加法器，曼彻斯特进位链，超前进位加法器和乘法原理，阵列乘法器，wallace树乘法器及Booth编码算法，并分析了各种电路的特性及优缺点。接着研究了几种主要的除法器设计算法，包括数字循环算法，基于函数迭代的算法，以及CORDIC算法，结合信道估计的特点选择了函数迭代和CORDIC算法作为具体实现的方法。最后，在前面的设计的基础上在FPGA芯片上实现了前面的设计方案。
上传时间： 2013-06-06
上传用户：yyyyyyyyyy
