The ADC0803 family is a series of three CMOS 8-bit successive approximation A/D converters using a resistive ladder and capacitive array together with an auto-zero comparator. These converters are designed to operate with microprocessor-controlled buses using a minimum of external circuitry. The 3-State output data lines can be connected directly to the data bus.
标签： approximation converters successive family
上传时间： 2016-11-20
上传用户：libenshu01
此程序为32-bit乘法器，另附有VHDL测试程序
上传时间： 2014-01-17
上传用户：1583060504
基于TS201 32 bit Floating Point FIR filter
上传时间： 2013-12-17
上传用户：小鹏
基于TS201 32-bit floating point DFT routine
标签： floating routine point 201
上传时间： 2013-12-12
上传用户：wendy15
Sparse LU Decomposition using FPGA，使用fpga实现lu分解的算法实现
标签： Decomposition Sparse using FPGA
上传时间： 2013-12-19
上传用户：WMC_geophy
全面分析bit的概念，个人觉得很重要！！ 是自己整理的
上传时间： 2013-11-30
上传用户：rishian
verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位
标签： output look-ahead summation carryout
上传时间： 2017-01-07
上传用户：yyq123456789
verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0
标签： output look-ahead carryout verilog
上传时间： 2014-12-06
上传用户：ls530720646
This toolbox contains Matlab files that implement the Laplacian pyramid (LP) decomposition and the new reconstruction method
标签： decomposition Laplacian implement the
上传时间： 2014-01-22
上传用户：曹云鹏
SIMULINK® MODEL FOR SIMULATION OF A 14-BIT PIPELINE ADC
标签： SIMULATION SIMULINK PIPELINE MODEL
上传时间： 2017-01-15
上传用户：无聊来刷下
