利用LAB6000通用微控制器实验系统，设计24小时制时钟程序中的时钟调整部分。程序完成以下功能： 1、在内部RAM30H单元以压缩BCD码存放24小时制“时”，31H单元以压缩BCD码存放“分”， 32H单元以压缩BCD码存放“秒”。 2、“秒”加1后，并使P1.0引脚的电平反转，外接的LED亮或熄灭。 3、如“秒”加到60后，清为0，使“分”加1，并使P1.1引脚的电平反转，外接的LED亮或熄灭。 4、如“分”加到60后，清为0，使“时”加1，并使P1.2引脚的电平反转，外接的LED亮或熄灭。 5、如“时”加到24后，清为0。 6、程序以“SJMP $”指令结束。
上传时间： 2014-01-01
上传用户：曹云鹏
系统时间显示程序 利用BIOS的INT 1AH的2号系统功能调用，将计算机系统的时间参数（BCD码）送入寄存器。其中CH 和CL中保存的是小时数和分钟数；DH中保存的是秒钟数，将BCD码表示的时，分，秒转换成ASC I I码并送入屏幕显示。并用INT 21H 的7号功能调用判断输入回车并清屏
上传时间： 2016-08-08
上传用户：z754970244
7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-26
上传用户：1427796291
verilogHDL 入门的小程序，主要完成译码功能，从一个4位的2进制数转变成8位BCD吗
标签： verilogHDL 程序
上传时间： 2013-12-04
上传用户：wcl168881111111
被除数由高到低存于TEMP_STR-->TEMP_STR+4中，除数存于TEMP_STR+10-->TEMP_STR+14中, 运算后商存于TEMP_STR-->TEMP_STR+4中，余数存于TEMP_STR+5-->TEMP_STR+9中 高字节在前 方法：移位相除 10位BCD码除法 XUE:20080729
上传时间： 2016-10-22
上传用户：lvzhr
iic总线控制器VHDL实现 -- VHDL Source Files: i2c.vhd -- top level file i2c_control.vhd -- control function for the I2C master/slave shift.vhd -- shift register uc_interface.vhd -- uC interface function for an 8-bit 68000-like uC upcnt4.vhd -- 4-bit up counter i2c_timesim.vhd -- post-route I2C simulation netlist
标签： VHDL c_control vhd control
上传时间： 2016-10-30
上传用户：woshiayin
进入MF2K汇编语言开发环境，将二进制转换为BCD码的汇编程序设计方法与程序
上传时间： 2013-12-14
上传用户：colinal
Actel 基本VHDl模块源代码，包括BCD、LCD、PLL等
上传时间： 2016-11-23
上传用户：电子世界
基于Actel的VHDL编程，实现BCD功能源代码
上传时间： 2016-11-23
上传用户：bibirnovis
功能：本程序主要是读出单个DS18B20芯片转换后的温度值，并把它转换成BCD码，范围（-55℃~99℃）。
上传时间： 2014-03-09
上传用户：guanliya
