本文对基于FPGA的远程视频传输系统进行了研究。主要内容如下： (1)在系统发送端将数据采集等逻辑控制和图像压缩集成在一片FPGA上，此方案减小了系统体积，提高了系统的集成度。 (2)系统图像压缩部分基于FPGA的二维小波变换的设计与实现，选用5/3整数提升小波，提升过程采用折叠结构可以节省系统的资源。采用FPGA实现小波变换与使用DSP处理器的“DSP+ASIC”方案相比，具有速度快，数据宽度可任意设置的特点，并且VHDL语言具有可移植性的特点，具有更强的通用性。 (3)数据采集时采用乒乓操作存储轮流向两片外部存储器存、取采集的图像数据，能够保证图像整帧采集和稳定连续的数据压缩和数据传输，节约缓存空间，提高了速度，优于单存储器的方法。
上传时间： 2013-06-01
上传用户：superhand
目前对数字化音频处理的具体实现主要集中在以DSP或专用ASIC芯片为核心的处理平台的开发方面，存在着并行处理性能差，系统升级和在线配置不灵活等缺点。另一方面现有解决方案的设计主要集中于处理器芯片，而对于音频编解码芯片的关注度较低，而且没有提出过从芯片层到PCB板层的完整设计思路。本文针对上述问题对数字化音频处理平台进行了研究，主要内容包括： 1、提出了基于FPGA的通用音频处理平台，该方案有别于现有的基于MCU、DSP和其它专用ASIC芯片的方案，论证了基于FPGA的音频处理系统的结构及设计工作流程，并对嵌入式音频处理系统专门进行了研究。 2、提出了从芯片层到PCB板层的完整设计思路，并将设计思路得以实现。完成了FPGA的设计及实现过程，包括：系统整体分析，设计流程分析，配置模块和数据通信模块的RTL实现等；解决了FPGA与音频编解码芯片TLV320AIC23B之间接口不匹配问题；给出配置和数据通信模块的功能方框图；从多个角度完善PCB板设计，给出了各个系统组成部分的详细设计方案和硬件电路原理图，并附有PCB图。 3、建立了实验和分析环境，完成了各项实验和分析工作，主要包括：PCB板信号完整性分析和优化，FPGA系统中各个功能模块的实验与分析等。实验和分析结果论证了系统设计的合理性和实用性。 本文的研究与实现工作通过实验和分析得到了验证。结果表明，本文提出的由FPGA和音频编解码芯片TLV320AIC23B组成的数字化音频处理系统完全可以实现音频信号的数字化处理，从而可以将FPGA在数字信号处理领域的优点充分发挥于音频信号处理领域。
上传时间： 2013-06-09
上传用户：gaojiao1999
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
随着各种通信系统数量的日益增多，为了充分地利用有限的频谱资源，高频谱利用率的调制技术不断被应用。偏移正交相移键控(OQPSK: Offset QuadraturePhase Shift Keying)是一种恒包络调制技术，具有较高的频谱利用率和功率利用率，广泛应用于卫星通信系统和地面移动通信系统。因此，对于OQPSK全数字解调技术的研究具有一定的理论价值。 本文以软件无线电和全数字解调的相关理论为指导，成功设计并实现了基于FPGA的OQPSK全数字解调。论文介绍了OQPSK全数字接收解调原理和基于软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法，并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正。最后，经过FPGA调试工具嵌入式逻辑分析仪SignalTapⅡ的硬件实际测试，本文对系统方案进行了最终的改进与调整。 实际测试结果表明，本文的设计最终能够达到了预期的指标和要求。本课题设计经过时序和资源优化后还可以向ASIC和系统级SOC转化，以进一步缩小系统体积、降低成本和提高电路的可靠性，因此具有良好的实际应用价值。
上传时间： 2013-07-14
上传用户：aappkkee
海信HDP2968CH彩电电路图海信HDP2968CH彩色电视机电路图，海信HDP2968CH彩电图纸，海信HDP2968CH原理图
上传时间： 2013-05-21
上传用户：zhangsan123
软件具有极高的性能，有助于大幅提高工作效率，必将成为设计人员在 FPGA 或 ASIC 硬件中实现 DSP 功能时的首选技术
上传时间： 2013-06-17
上传用户：lzm033
对于CPLD、FPGA和HardCopy? ASIC设计，Quartus? II软件10.1是业界性能和效能首屈一指的软件，现在可以下载。这一最新版软件引入了Qsys，它是功能强大的系统集成新工具。在Quartus II订购版软件10.1中以beta版的形式提供Qsys，它提高了系统开发速度，支持设计重用，从而缩短了FPGA设计过程，减轻了工作量。
上传时间： 2013-06-10
上传用户：yd19890720
软件具有极高的性能，有助于大幅提高工作效率，必将成为设计人员在 FPGA 或 ASIC 硬件中实现 DSP 功能时的首选技术
标签： Synplicity 20
上传时间： 2013-07-07
上传用户：wuyuying
Mentor Graphics HDL Designer 工具套件，为客户带来生产力更高的设计输入、分析与管理功能，包括更强大的联机资料表格，无论设计复杂性如何，都能迅速建立高品质且结构良好的硬件描述语言。HDL Designer Series可协助工程师迅速输入和分析复杂的ASIC、FPGA和系统单芯片设计，让客户新产品于更短时间内上
标签： Designer 2010.2 Series HDL
上传时间： 2013-08-05
上传用户：hustfanenze
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
