包含： Protel99 SE AD19 AD18 AD17 AD16 AD15
上传时间： 2013-07-29
上传用户：eeworm
按照ANSYS、Cadence、Mentor、NI Multisim、Synopsys五大公司进行搜集整理。数十个软件安装包，按需收~
上传时间： 2013-04-15
上传用户：eeworm
同事的库 -2020-03-03 16:26 靳老师库 -2020-03-03 16:26 【超级库（酷）】常用SCH,PCB封装库 -2020-03-03 16:26 xx老师的库 -2020-03-03 16:26 LZH_PCB集成库 -2020-03-03 16:26 DXP AD Altium Designer PCB封装库 元件库1.8G史上最全3D库模型 -2020-03-03 16:26 Altium designer 元件库大全（终结版） -2020-03-03 16:26 Altium designer 元件库大全 -2020-03-03 16:26 ALL_PCB -2020-03-03 16:26 AD元件库 -2020-03-03 16:26 3D模型库 -2020-03-03 16:26 3 D Model lib -2020-03-03 16:26 各种封装+学习+尺寸资料.rar 1.3G2020-03-03 16:26 STEP_AD_3D封装库.PcbLib 71.4M2020-03-03 16:26 PCB2D3D库0201.PcbLib 38.8M2020-03-03 16:26 MID平板常用PCB库.PcbLib 5.1M2020-03-03 16:26 Altium常用2D标准封装.lib 6M2020-03-03 16:26 AltiumDesigner官网元件库.zip 305.6M2020-03-03 16:26 Altium-常用3D封装库（STEP）.rar 18.7M2020-03-03 16:26 Altium 15最新器件库.rar 535.8M2020-03-03 16:26 AD库文件（元件库+封装库+3D模型）.rar 381.1M2020-03-03 16:26 AD库文件（元件库+封装库+3D模型） 淘宝网上买的3D元器件库需要的自行下载.zip 355.8M2020-03-03 16:26 AD-3D封装.zip 90.9M2020-03-03 16:26 3D模型.rar
上传时间： 2013-08-05
上传用户：eeworm
s3c6410 pcb 源文件图像 PROTEL DXP ALTIUM DESIGNER pads2007 orcad powerpcb
上传时间： 2013-07-23
上传用户：jennyzai
altium designer 是protel的升级版本，很适合初学者哦！
标签： AltiumDesigner
上传时间： 2013-04-24
上传用户：fling_up
有了它，新手在用Altium Designer画原理图时可以很容易的找到元器件
上传时间： 2013-07-29
上传用户：xiaoyunyun
Altium+Designer+Summer+08破解文件 （模板生成License网络、单机版皆可）
标签： AltiumDesigner 08 破解文件
上传时间： 2013-04-24
上传用户：mpquest
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
一部很好的学习教材！！！一部很好的学习教材！！！一部很好的学习教材！！！一部很好的学习教材！！！一部很好的学习教材！！！
标签： Altium-Designer 6.0 电路设计 实用教程
上传时间： 2013-06-29
上传用户：sn2080395
实用全面的altium designer设计文档
标签： Altium_Designer Moses V2 使用指南
上传时间： 2013-05-20
上传用户：王小奇
