Altera-<b>FPGA-CPLD</b>

Altera的FPGA

Altera的FPGA，设计的硬件除法器

标签： Altera FPGA

上传时间： 2017-03-13

上传用户：lhw888
FPGA/CPLD的实体教程

FPGA/CPLD的实体教程，结合相关开发工具学习。

标签： FPGA CPLD 实体教程

上传时间： 2014-01-22

上传用户：lanwei
FPGA&CPLD数字电路设计数字滤波电路设计

FPGA&CPLD数字电路设计数字滤波电路设计

标签： FPGA CPLD 数字电路设计

上传时间： 2014-03-07

上传用户：vodssv
使用FPGA/CPLD设置语音AD、DA转换芯片AIC23

使用FPGA/CPLD设置语音AD、DA转换芯片AIC23，FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz，SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、帧同步在96KHz

标签： FPGA CPLD AIC 23

上传时间： 2013-12-20

上传用户：二驱蚊器
5款altera的FPGA开发板原理图

5款altera的FPGA开发板原理图，详细介绍了板子的构成及功能

标签： altera FPGA 开发板原理图

上传时间： 2014-01-12

上传用户：xiaoyunyun
欧几里德算法：辗转求余　　原理: gcd(a,b)=gcd(b,a mod b)　　当b为0时,两数的最大公约数即为a　　getchar()会接受前一个scanf的回车符

欧几里德算法：辗转求余　　原理: gcd(a,b)=gcd(b,a mod b)　　当b为0时,两数的最大公约数即为a　　getchar()会接受前一个scanf的回车符

标签： gcd getchar scanf mod

上传时间： 2014-01-10

上传用户：2467478207
//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,

//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式有定时中断:定时器B溢出中断

标签： 9488 TBPWM DAMI 定时器

上传时间： 2017-06-01

上传用户：ryb
这个文档介绍了目前绝大部分的FPGA/CPLD设计软件

这个文档介绍了目前绝大部分的FPGA/CPLD设计软件，并对每个软件做了简要的介绍。大家在学习前看看，对于设计软件的选择将有极大帮助。

标签： FPGA CPLD 文档分

上传时间： 2017-06-01

上传用户：二驱蚊器
ISE7.1i 中文教程适合xilinx的FPGA/CPLD用户

ISE7.1i 中文教程适合xilinx的FPGA/CPLD用户

标签： xilinx FPGA CPLD ISE

上传时间： 2013-12-13

上传用户：561596
FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。

FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。

标签： FPGA CPLD 数字电路设计

上传时间： 2013-12-24

上传用户：mpquest