在FPGA上实现序列机 用的是Altera公司的DE1板子
上传时间： 2016-05-19
上传用户：赵云兴
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
Altera公司调试CPLD/FPGA用的USBblaster的制作文档，很详细的，已经实践过，绝对没有问题
标签： USBblaster Altera CPLD FPGA
上传时间： 2013-12-25
上传用户：huannan88
现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一 个重要方向。讨论和仿真实现了基于FPGA的数字化DPSK调制解调系统。用Altera公司的FPGA开发平台Quartus II 3.0实现了一 个对基带信号的DPSK调制解调系统模型的仿真。
上传时间： 2016-06-15
上传用户：shawvi
利用Altera公司FPGA芯片，设计一个汽车尾灯控制器，实现对汽车尾灯显示状态的控制。 内容、要求： 1、汽车正向行驶，指示灯全灭。 2、右转，右侧三灯循环点亮。 3、左转，左侧三灯循环点亮 4、临时刹车，指示灯同时闪烁。 6故障停车时所有尾灯亮起。
上传时间： 2013-12-19
上传用户：1966640071
ALTERA 的Cyclone II的FPGA EP2C8的管脚详细说明,方便开发者
上传时间： 2013-11-25
上传用户：lijianyu172
介绍ByteBlastrII(FPGA下载电路接口)的电路设计,按照电路图自己设计,已经试过,能用.好不容易找来的.Altera原装下载线卖1K多呢
标签： ByteBlastrII Altera FPGA
上传时间： 2014-12-21
上传用户：410805624
Altera公司开发的用于其FPGA的的Nios软核入门介绍
上传时间： 2016-08-21
上传用户：youke111
altera的几种新型的FPGA的配置方法和使用心得
上传时间： 2013-12-21
上传用户：sssl
高级FPGA教学实验指导书－逻辑设计部分.pdf QuatusII5.0 是Altera 公司的最新产品。MaxplusII 是一套非常成功的PLD 开发软件， 虽然QuartusII 已经推出了4 年，并且Altera 宣布不再对MaxplusII 进行升级，但至今仍 有非常多的工程师在使用MaxplusII。 Altera 在QuartusII 中允许将软件界面设置为 MaxplusII 风格，以吸引MaxplusII 的用户转向QuartusII。安装QuartusII 时，软件会自 动询问，你准备使用何种界面：QuartusII 还是Maxplus
标签： MaxplusII QuatusII Altera FPGA
上传时间： 2016-10-06
上传用户：zycidjl
